意大利博洛尼亚，2026年6月10日——下一代计算解决方案提供商NextSilicon正式宣布，将把其自研的Arbel RISC-V核心推进至产品化阶段，规划推出64核与128核两款企业级处理器，目标直指AI与高性能计算（HPC）场景中日益增长的智能体工作负载。公司预计，该系列处理器将于2028年初面向市场供货。

这一消息在RISC-V峰会上同步披露，NextSilicon同时公布了更多技术细节和路线图。Arbel核心最初并非为独立处理器而生——它是NextSilicon Maverick-2加速器平台内部的控制处理器，负责处理数据流引擎无法并行化的串行逻辑与数据搬运。在真实生产环境中的稳定表现，为团队提供了将其独立成芯的信心。

从测试芯片到量产路线图

NextSilicon曾基于台积电5nm工艺制造了一颗独立的Arbel测试芯片，以脱离加速器环境全面评估架构潜力。结果显示，该核心具备10发射指令流水线和480条目重排序缓冲区，退休时每周期可交付多达16条标量指令；四个128位向量单元则负责处理包括AI推理在内的数据并行任务，时钟频率达到2.5GHz。标准一致的CHI互连协议与完整Linux操作系统支持，使其成为服务器和HPC系统评估的务实候选者。

客户与合作伙伴对测试芯片的评估反馈，直接推动了产品化决策。生产版处理器将Arbel架构扩展至64个或128个性能核心，目标运行频率提升至3.4GHz，并迁移至更先进的制程节点，以满足数据中心和HPC部署对能效与密度的严苛要求。核心架构保留了测试芯片的标志性特性，包括旨在与领先x86及ARM服务器方案竞争预测精度的TAGE分支预测器。

双角色定位与智能体AI的驱动

该芯片瞄准两种互补部署角色。作为独立的企业服务器处理器，它为机构提供了一个高性能RISC-V替代方案，旨在减少指令集架构许可约束和对第三方供应商路线图的长期依赖。作为NextSilicon Maverick加速器平台的主机处理器，它负责异构AI与HPC部署中的系统编排与数据移动。两种角色均得到完整RVA23合规性和标准Linux发行版支持。

NextSilicon首席执行官兼联合创始人Elad Raz指出，智能体AI正在改变CPU需要承担的任务。当AI智能体调用更多工具、触发更多代码、编排更多服务并穿行于更复杂的工作流时，CPU不能再是事后才被考虑的组件——它需要快速运行、迅速响应，并保持整个系统的运转。Arbel正是从工作负载需求出发，而非从既有架构的约束出发进行设计，其基础是赋予客户控制权的开放指令集架构。

RISC-V国际组织首席执行官Andrea Gallo表示，RISC-V已成为AI、数据中心和HPC工作负载最具吸引力的架构，并对Maverick-2加速器及Arbel测试芯片的创新与成功表示振奋。

RISC-V在数据中心的市场机遇

RISC-V已从学术架构跨越至可行的企业平台。随着生态系统标准日趋成熟，软件供应商逐渐有了稳定、一致的目标来进行构建与认证，这与当年推动x86和ARM在数据中心广泛采用的基础相似。主流Linux发行版、编译器工具链及系统软件现已原生支持RISC-V，Canonical、Red Hat和NVIDIA等厂商均提供了生态支持。

据预测，数据中心和HPC领域的RISC-V市场规模从2025年到2034年将以33.1%的复合年增长率扩张，最终超过2000亿美元。当前仍存在的缺口在于性能包络的顶端。HPC与AI工作负载具有混合特性：它们既需要大规模并行性来处理计算密集型环节，又依赖串行控制逻辑来决定整个系统的吞吐量上限。智能体AI编码平台正是这种架构错配的快速增长案例——与跨数千个GPU核心扩展的训练工作负载不同，智能体工作负载对CPU的实时响应和单核性能提出了更高要求。

NextSilicon此举正值RISC-V在数据中心领域加速渗透的窗口期。通过将已验证的硅设计推向量产，公司试图在高性能企业计算市场开辟一条不依赖传统指令集架构的新路径。对于关注AI基础设施投资的人士而言，这一动向不仅关乎一家公司的产品进展，更折射出开源硬件生态在算力底座中角色日益吃重的长期趋势。