AMD 正在为其 AI 服务器产品线补上一块关键拼图。该公司高管在拉斯维加斯的一场媒体活动中向 The Register 介绍了即将推出的 Verano 处理器：这不是一颗面向通用计算的 Epyc CPU，而是专门为 GPU 服务器设计的主机处理器，目标是支撑 AMD 下一代 Instinct GPU 的机架级集成方案。AMD 计算与企业 AI 产品业务副总裁 Madhu Rangarajan 将 Verano 描述为迈向类英伟达 Vera Rubin 超级芯片的第一步。他明确表示，单看 CPU 层面，Verano 并非 Vera 的竞品；真正的对位是 Verano+GPU 方案与 Vera+Rubin 方案之间的竞争。
要理解这一定位，需要先看英伟达超级芯片的形态。Vera Rubin 以及此前的 GB200、GB300 并非传统服务器平台，而更像一块巨型单板计算机：以一颗 88 核 Vera CPU 搭配 1.5TB LPDDR5X 内存，通过 NVLink-C2C 互联连接两颗 Rubin GPU，形成高度集成的封装。AMD 的 Verano 走的是同一条路线——作为 AMD GPU 的主机 CPU，同样采用笔记本内存而非传统 RDIMM，但用途更单一：只为喂饱 GPU。
从芯片结构看，Verano 与 AMD 此前展示的 Venice Epyc 有相似之处。它提供两种配置：6 个核心复合晶片（CCD）、共 72 个高频核心，频率可达 5.3GHz；或 192 个密度优化核心，频率 4.1GHz，由客户按负载偏好选择。但相似之处仅止于此。Verano 的大量设计被重做，以消除 CPU 与 GPU 之间的数据流瓶颈。它采用一对完全定制的 I/O 晶片，挂载四个 LPDDR5X 内存控制器，目前正按 24 通道、最高 8533 MT/s 进行验证。AMD 表示，正式出货时若还有余量，速率可能略有提升，但当前验证目标就是这一水平。
代价也很明显：Verano 的核心数更少，内存也更慢。其峰值理论内存带宽约 800 GB/s，约为 AMD 顶配 Venice 的一半，也大约只有英伟达 Vera 的 66%。换来的是 LPDDR 相比 RDIMM 约 30% 至 40% 的功耗降低，以及更紧凑的液冷占用空间。另一个取舍是，首版 Verano 不采用插槽，而是用 BGA 焊接到主板，维护难度更高。Rangarajan 解释，LPDDR 对速率非常敏感，每经过一个连接器就可能损失信号引脚，而 SoCAM 本身已有一个连接器，为尽量减少速率损失，CPU 侧选择了 BGA。不过内存本身并未焊死，仍使用与英伟达 Vera Rubin 相同的 SOCAMM2 模块。
真正让 Verano 区别于 Venice 的，是 CPU 到 GPU 的连接能力。过去 AMD 的 CPU-GPU 通信依赖 PCIe，往往需要 PCIe 交换芯片来支撑大量 GPU、网卡和存储。英伟达用 NVLink-C2C 取代 PCIe，为每颗 GPU 提供 900 GB/s 双向带宽。AMD 从 Venice 开始转向 xGMI：这一互联技术原本用于芯片间通信，如今扩展到 GPU 与 CPU 之间。Venice 的 xGMI 每通道带宽为 64 Gbps，与 PCIe 6.0 相当；Verano 则将内存控制器拆分出去，腾出空间给更粗的 SerDes，使 xGMI 每通道带宽提升到 112 Gbps，接近 PCIe 7.0 水平，而后者尚未进入量产 CPU。Rangarajan 称，这一设计由 AMD GPU 的运行需求驱动。
目前 AMD 尚未披露 Verano 方案中 CPU 与 GPU 的配比，因此与英伟达的直接对比仍有变数。若按 Vera Rubin 那样的 2:1 GPU 对 CPU 比例，Verano 可提供相当的芯片间带宽；若按 AMD Helios 机架常见的 1:4 比例，每颗 GPU 分到的带宽约为 448 GB/s，相当于英伟达方案的一半。AMD 也未说明是否为 Verano 增加了每颗 I/O 晶片的 xGMI 链路数量，因此单 GPU 带宽可能更高。更多信息预计在 MI500X 明年亮相前后公布。
Verano 并不会取代 Venice 在全部 AI 机架中的位置，它专为搭配 Instinct 加速器而设计。AMD 的意图是构建一个从 CPU 到 GPU、从芯片到机架的完整生态，而 Verano 是这个生态中承上启下的专用部件。对关注 AI 算力供应链的读者而言，值得留意的是：AMD 正在用更专用的设计换取系统级效率，但内存带宽与互联带宽的取舍，将决定其在机架级方案中能否真正与英伟达的 NVLink 体系抗衡。