美光在放弃4F2存储单元方案后，正为DRAM的持续微缩寻找替代路径。公司总裁兼首席技术与产品官Scott DeBoer在本周的活动上表示，DRAM已接近原子极限，虽然对后续几个平面节点仍有信心，但3D DRAM的引入时点将取决于成本与性能的综合考量。

根据美光披露的路线图，其当前1γ DRAM制程已进入大规模量产，下一代1δ制程计划于2027年下半年量产，届时位密度预计提升20%以上，并针对HBM5、vHBM和vEIM等未来AI存储产品进行优化。在1δ之后，美光计划在正在开发的1ε节点引入晶圆键合技术，但尚未披露具体实现方式与预期改进幅度。

再往后的ζÅ与ηÅ节点，美光将分别采用High-NA EUV光刻与新材料来继续缩小DRAM存储单元。其中ζÅ被定义为美光第一代亚10纳米级DRAM节点，ηÅ为第二代。DeBoer称，与Albany NanoTech的合作聚焦于未来五到十年的先进光刻，尤其是推动DRAM的High-NA EUV路线图。

在3D DRAM方面，美光路线图中已列出3D1和3D2两代技术，但架构与量产时间均未公开。DeBoer解释，3D DRAM与平面微缩是并行路径，公司将在成本、复杂度和器件性能达到理想平衡时才会导入。

除制程演进外，美光还在开发面向特定场景的新型DRAM产品，包括垂直高带宽内存（vHBM）、垂直边缘推理内存（vEIM）以及多种定制HBM方案。vHBM将存储堆栈直接放置在AI加速器或GPU上方而非旁边，借助更短的连接实现显著更低的延迟和更高带宽。但堆叠在处理器上方会带来严峻的散热挑战，并限制单个ASIC上可集成的存储堆栈数量，因此美光预计vHBM将作为传统HBM的补充，后者仍将承担AI加速器中的大部分存储容量。

evEIM与vHBM在架构和封装上相近，但目标应用不同：vHBM追求高性能AI加速器的最大带宽，vEIM则侧重自动驾驶、机器人等边缘AI处理器的能效。即便如此，第一代vEIM的目标带宽仍高达2 TB/s。

两种垂直存储架构都需要混合键合等先进封装技术，以实现比传统微凸块更密集的连接。散热管理同样关键，美光正在开发专用导热结构，将热量从存储基底裸片的热区通过DRAM堆栈导出。vHBM、vEIM和定制HBM的商业化时间尚未公布。

从产业角度看，美光的技术选择反映出存储性能的提升正越来越依赖先进封装以及与处理器的紧密集成。这意味着DRAM厂商与逻辑芯片开发方需要更早、更深地协同设计，存储也正从标准化商品转变为ASIC设计中至关重要的组成部分。对于AI芯片的带宽供给和系统级能效而言，这一趋势将影响未来几代加速器的架构取舍。