AMD 在 Advancing AI 2026 活动及一份白皮书中，详细公布了下一代服务器 CPU EPYC 9006 系列（代号 Venice）的产品线。这是 AMD 迄今为止规模最大的一代 EPYC 产品，基于全新的 Zen 6 架构，采用 台积电 2nm 工艺，并计划在 2027 年晚些时候推出首款支持 LPDDR 内存的 AI 专用型号。
与上一代 Turin 家族类似，AMD 继续为服务器处理器生产两种 CCD 小芯片：高性能的 Zen 6 和高密度的 Zen 6c。不同之处在于，这一代两种 CCD 均采用 台积电 2nm 工艺，而 Turin 时代两者工艺节点不同，这意味着未来 Zen 6 与 Zen 6c 的对比将更为直接。
核心数量是本次升级最显著的变化。得益于 2nm 的密度提升，高密度 Venice 芯片最高可搭载 256 个 CPU 核心，比 Turin Dense 的 192 核多出 64 核（约 33%）。而目前披露的最高核心数 Zen 6 芯片为 96 核，低于 Turin 世代的 128 核。由此，高密度 Venice 配置的核心数可达高性能配置的 2.66 倍，远高于 Turin Dense 时代的 1.5 倍。
频率方面，根据 AMD 已公布的 SKU 列表，最快的 Venice Zen 6 芯片最高频率为 5.0GHz，与 Turin 持平；而高密度 Zen 6c 芯片最高频率为 4.1GHz，比 Turin Dense 高出约 400MHz。这意味着核心数差距扩大的同时，频率差距在缩小。
AMD 尚未披露每个 CCD 的具体核心数，但已展示了一颗组装好的 Venice Zen 6 芯片，包含 8 个 CCD 和 2 个 IOD。据此可合理推断，Venice 的 Zen 6 CCD 每个将配备 12 个 CPU 核心，高于 Zen 5 世代的每 CCD 8 核。
缓存方面，Zen 6 家族每个 CCD 的每个核心搭配 4MB L3 缓存，Zen 6 和 Zen 6c 均如此。这意味着高性能 EPYC 9006 处理器最高可配备 384MB L3 缓存，而高密度芯片最高可达 1024MB。与 Zen 5 相比，高密度小芯片的每核 L3 缓存翻倍，常规小芯片则保持不变。
除 CPU 核心外，新一代 IOD 也带来重大改进。Venice 将支持最高 16 个内存通道，高于 Turin 的 12 个；同时支持更高的内存频率，并引入 MRDIMM 和 PCIe Gen6。这些升级旨在帮助 AMD 在服务器市场保持势头，并满足 AI 市场对内存带宽和 I/O 日益增长的需求。
AMD 此次产品线覆盖从传统服务器到最新 AI 系统的广泛场景，尤其强调其第一代 Helios 机架级系统。随着 EPYC 9006 发布临近，AMD 正试图以更完整的产品组合，在数据中心 CPU 市场争取更大份额。