新思科技（Synopsys，纳斯达克代码：SNPS）与台积电（TSMC）于9月23日宣布扩大合作，推出多项面向下一代AI与高性能计算（HPC）系统的设计创新。双方合作覆盖A14制程设计认证、代理式AI（agentic AI）辅助工程流程、CoWoS多芯片设计支持以及统一多物理场签核方法，旨在帮助客户应对日益复杂的设计挑战，同时加快采用台积电最新制程与先进封装技术。

据新思科技介绍，近期已完成的成果包括在A14节点上通过数字与模拟流程认证，并启用代理式AI能力。这些认证流程为客户提供从实现到签核的完整方法论，有助于加速设计收敛。在模拟设计方面，双方正合作实现A14上的器件布线启用，这是先进模拟布局布线自动化的关键里程碑，可提升版图设计效率并推动先进制程的采用。

在工程效率方面，新思科技与台积电正利用代理式AI能力自动化模拟、数字及多芯片设计流程。其中，Custom Compiler可加速模拟迁移，Fusion Compiler则借助大语言模型辅助分析来提升效率。针对多芯片设计中的异构集成，双方推出基于3DIC Compiler平台的代理式AI芯粒布局协同优化流程，可自动完成复杂布局规划任务，并支持台积电3DFabric技术。

随着AI系统对供电提出更高要求，集成电压调节器（IVR）成为改善多芯片设计电源效率与完整性的关键技术。新思科技3DIC Compiler平台现支持设计者在统一环境中对台积电CoWoS技术上的IVR进行协同设计与仿真。此外，双方继续合作在台积电COUPE技术上实现共封装光学（CPO）设计，通过集成光子与电子协同设计流程，覆盖3DIC实现、多物理场分析与优化，帮助客户开发和验证面向多芯片系统的先进光互连架构。

在IP层面，新思科技提供经硅验证的接口、基础及硅生命周期管理（SLM）IP组合，针对台积电先进制程优化。基于在台积电N5、N3P和N2P制程上的首次流片成功，新思科技持续扩展其生态就绪IP组合。在N2P制程上，公司已实现面向AI与HPC设计的关键IP启用与流片里程碑，包括PCIe 7.0、HBM4、LPDDR6/5X/5、224G以太网PHY、UCIe、OTP以及先进SLM工艺、电压和温度（PVT）监控IP。

新思科技高级副总裁Michael Buehler-Garcia表示，随着AI系统规模与复杂度持续增长，客户需要经过验证的IP、智能设计解决方案与先进封装方法无缝协作；与台积电的联合创新覆盖了从硅到系统协同设计的连续能力。台积电生态与联盟管理部总监Aveek Sarkar则表示，与开放创新平台（OIP）生态伙伴如新思科技的合作，正在满足AI与HPC快速增长的需求，结合认证EDA解决方案与硅验证IP组合，可帮助客户在性能、集成与能效方面突破边界。

从产业角度看，此次合作反映出AI芯片设计正从单一制程节点竞争，转向“制程+先进封装+设计工具+IP”的系统级协同。台积电的A14、N2P等先进节点与CoWoS、3DFabric、COUPE等封装技术，需要新思科技这类EDA与IP供应商在工具链上同步就绪，才能让芯片设计公司更快将产品推向市场。代理式AI被引入设计流程，也意味着芯片工程环节本身正在被AI改造，以应对模拟、数字与多芯片设计中人力和周期瓶颈。对关注AI算力产业链的投资者而言，这类工具与IP的成熟度，是观察先进制程产能利用率和AI芯片迭代速度的重要先行指标之一。