OpenAI 硬件负责人 Richard Ho 近日接受 Tom's Hardware 采访时，详细拆解了其自研 Jalapeño ASIC 的 AI 辅助设计流程。他称，该项目从零开始，没有一行可参考的代码，却仅用 九个月 就完成了从寄存器传输级（RTL）到流片，从概念到发布不到 两年。相比之下，传统芯片设计周期通常需要 18 个月到两年，且往往基于已有 IP 或较旧架构。Ho 认为，这为行业「建立了一个新基线」。
Jalapeño 的特别之处不在于能效或性能，而在于设计方式。OpenAI 在开发全程深度使用了自家 AI 模型，包括代理式编码平台 Codex，以及 Sol、Sol 之前的模型，并正转向 Astra。这些模型不仅用于硬件设计本身，还参与与 OpenAI 软件栈的协同设计，以及内核的编写与优化。Ho 表示，从 2025 年 11 月 启动工作到流片，模型能力提升巨大；到 5 月 芯片首次上线做内核优化时，团队自己都对 Codex 的进步感到震惊。
不过，AI 辅助芯片设计并非全新事物。Cadence 和 Synopsys 等 EDA 巨头多年前就推出了 AI 辅助设计工具。OpenAI 的不同在于，它主要使用自研模型，同时结合现有 EDA 工具与新的 AI 工程工作流。Ho 强调，这并非用 AI 取代工程师，而是让工程师变得「超级高效」——一支更小但更优秀的团队，借助 AI 能比传统方式更快更好地完成任务。他将此称为 AI 时代工程团队应有的「好模式」。
快速流片并非没有代价。据报道，Jalapeño 的 B0 stepping 相比最初的 A0 stepping，每瓦性能提升高达 25%，这更接近代际提升而非步进优化，暗示最初版本可能存在设计疏漏。这应归因于 AI 还是人类，目前尚无定论。
人才流动也值得关注。Jalapeño 的关键工程师、OpenAI 第二位硬件员工 Clive Chan 已于 6 月 离职，加入 Anthropic 的硬件团队。与此同时，Ho 透露业界对 OpenAI 的 AI 辅助芯片设计流程「兴趣浓厚」，并称「很快会看到更多」。他提到硅谷有数十家 AI 优先的芯片设计初创公司，暗示 OpenAI 可能最终推出自己的工具，帮助其他公司进行 AI 芯片开发。
Ho 将这一潜在产品化路径与 Codex 和 GPT-6 Astra 的发布紧密联系，称它们是基础，OpenAI 可以指着它们说「我们做了什么、怎么做的、得到了什么」，而非空谈。尽管 OpenAI 在设计中大量使用自研模型，但在流片前的最后阶段，仍依赖 Synopsys 等公司的传统 EDA 工具，并未完全打破传统工作流。
从产业视角看，Jalapeño 案例若可复制，将显著降低定制 AI 芯片的开发门槛与时间成本，对云厂商自研 ASIC 形成利好，也可能促使 EDA 厂商加速 AI 工具迭代。但 25% 的步进性能差距也提醒，AI 辅助设计仍处于早期，工程判断与验证环节不可替代。OpenAI 是否会将这套工作流产品化，以及 Astra 模型的实际表现，将是接下来值得跟踪的节点。