OpenAI 硬體負責人 Richard Ho 近日接受 Tom's Hardware 採訪時，詳細拆解了其自研 Jalapeño ASIC 的 AI 輔助設計流程。他稱，該專案從零開始，沒有一行可參考的程式碼，卻僅用 九個月 就完成了從暫存器傳輸級（RTL）到流片，從概念到釋出不到 兩年。相比之下，傳統晶片設計週期通常需要 18 個月到兩年，且往往基於已有 IP 或較舊架構。Ho 認為，這為行業「建立了一個新基線」。

Jalapeño 的特別之處不在於能效或效能，而在於設計方式。OpenAI 在開發全程深度使用了自家 AI 模型，包括代理式編碼平台 Codex，以及 Sol、Sol 之前的模型，並正轉向 Astra。這些模型不僅用於硬體設計本身，還參與與 OpenAI 軟體棧的協同設計，以及核心的編寫與最佳化。Ho 表示，從 2025 年 11 月 啟動工作到流片，模型能力提升巨大；到 5 月 晶片首次上線做核心最佳化時，團隊自己都對 Codex 的進步感到震驚。

不過，AI 輔助晶片設計並非全新事物。Cadence 和 Synopsys 等 EDA 巨頭多年前就推出了 AI 輔助設計工具。OpenAI 的不同在於，它主要使用自研模型，同時結合現有 EDA 工具與新的 AI 工程工作流。Ho 強調，這並非用 AI 取代工程師，而是讓工程師變得「超級高效」——一支更小但更優秀的團隊，藉助 AI 能比傳統方式更快更好地完成任務。他將此稱為 AI 時代工程團隊應有的「好模式」。

快速流片並非沒有代價。據報道，Jalapeño 的 B0 stepping 相比最初的 A0 stepping，每瓦效能提升高達 25%，這更接近代際提升而非步進最佳化，暗示最初版本可能存在設計疏漏。這應歸因於 AI 還是人類，目前尚無定論。

人才流動也值得關注。Jalapeño 的關鍵工程師、OpenAI 第二位硬體員工 Clive Chan 已於 6 月 離職，加入 Anthropic 的硬體團隊。與此同時，Ho 透露業界對 OpenAI 的 AI 輔助晶片設計流程「興趣濃厚」，並稱「很快會看到更多」。他提到矽谷有數十家 AI 優先的晶片設計初創公司，暗示 OpenAI 可能最終推出自己的工具，幫助其他公司進行 AI 晶片開發。

Ho 將這一潛在產品化路徑與 Codex 和 GPT-6 Astra 的釋出緊密聯絡，稱它們是基礎，OpenAI 可以指著它們說「我們做了什麼、怎麼做的、得到了什麼」，而非空談。儘管 OpenAI 在設計中大量使用自研模型，但在流片前的最後階段，仍依賴 Synopsys 等公司的傳統 EDA 工具，並未完全打破傳統工作流。

從產業視角看，Jalapeño 案例若可複製，將顯著降低定製 AI 晶片的開發門檻與時間成本，對雲廠商自研 ASIC 形成利好，也可能促使 EDA 廠商加速 AI 工具迭代。但 25% 的步進效能差距也提醒，AI 輔助設計仍處於早期，工程判斷與驗證環節不可替代。OpenAI 是否會將這套工作流產品化，以及 Astra 模型的實際表現，將是接下來值得跟蹤的節點。