中国科学院微电子研究所（IMECAS）公布了一套基于浸没式DUV光刻的堆叠纳米片环栅（GAA）晶体管实验工艺流程，并成功演示了功能器件。该流程面向无法获得EUV光刻机的中国芯片制造商，目标是用于3nm级及更小的工艺技术。不过，这距离真正可量产的3nm级节点仍有数年之遥。

据DigiTimes报道，IMECAS已制造出可工作的GAA器件，但未披露可用于与其它厂商3nm级晶体管对比的关键几何参数。更重要的是，这只是一套制造晶体管的实验流程，甚至还不是用于制造研究芯片的完整流程，更谈不上完整的3nm级制造工艺。尽管如此，这一成果仍具重要意义——它表明中国有能力在不依赖西方公司最先进工具的情况下，走出一条自己的半导体演进路线。

早期工艺集成已完成

中国国家重大专项02专项总工程师叶甜春在北京IC World大会上表示，IMECAS已完成基于DUV光刻的堆叠纳米片沟道GAA晶体管的“早期工艺集成”。研究人员获得的器件开关比（Ion/Ioff）分别为9.7×10⁵和7.6×10⁵，均超过5×10⁵的阈值，说明堆叠纳米片的栅极控制已经生效。

这些数据表明实验晶体管能够区分导通与截止状态，但几乎无法说明晶体管密度，也无法判断其物理尺寸是否对应商用3nm级技术的预期。具体而言，IMECAS没有披露栅极间距、金属间距、纳米片尺寸、晶体管密度、SRAM密度等几何特征，因此无法将其器件与英特尔、三星代工或台积电的3nm级量产节点进行对比。

因此，这一成果应被视为对基于DUV光刻的堆叠纳米片GAA工艺流程的验证，而非中国已开发出无需EUV的3nm工艺的证据。实验中最关键的部分在于，IMECAS正在探索如何在不使用EUV光刻的情况下，制造面向未来3nm级及更先进技术的GAA器件——这是此前从未有人在量产中做过的事情。

GAA为何重要

在先进节点上，GAA晶体管已取代FinFET，因为随着晶体管尺寸缩小，将栅极环绕在纳米片沟道周围能提供更好的静电控制。IMECAS自2020年起就在开发这一转型所需的技术，其重点尤其放在3nm以下节点，这也是此次公告中提及3nm的原因。

降低对外国先进工具的依赖

IMECAS近年来的工作重点，显然是降低中国对西方公司设计、因而受美日欧出口限制的工具、软件及其它技术的依赖。叶甜春还提到架构创新、设计-工艺协同优化（DTCO）、系统-工艺协同优化（STCO），以及从成熟制程中“榨取更多价值”。

就目前而言，IMECAS的成果展示了一条基于DUV的路线，用于研究面向未来3nm级技术的堆叠纳米片GAA晶体管，但并非中国自主研发的、可量产的3nm工艺——即便在遥远的未来也未必如此。

即使IMECAS最终用DUV演示了尺寸合适的GAA器件，或披露当前工作的关键几何参数，距离可量产的3nm级技术仍很遥远。商业制造需要将光刻与沉积、刻蚀、清洗、量测、工艺控制、材料、温度等众多步骤和参数整合起来。目前，IMECAS尚未展示这样的制造流程。