面对 DDR5 内存价格持续攀升与供应紧张的局面，Meta 没有选择单纯扩大采购，而是转向内部工程方案来消化成本压力。该公司开发了一款名为 Vistara 的定制 ASIC 芯片，这是一颗符合 CXL 2.0 规范的内存扩展器，专门用来将上一代 DDR4-2400 内存条接入仅支持 DDR5 的新款服务器。
Vistara 通过 PCIe 5.0 x16 接口与主机处理器通信，扮演 CXL Type-3 内存扩展器的角色。每颗 ASIC 拥有两个独立的 72 位 DDR4 内存通道，理论上可支持最高 256GB 容量。目前，Meta 在实际部署中为每颗 Vistara 搭配从退役服务器拆下的 32GB DDR4 模块，提供 128GB 扩展内存。
这套方案被集成在 Meta 的 MemServer 平台上。每台服务器搭载一颗 158 核的 AMD EPYC Turin 处理器，通过 PCIe 5.0 x8 链路连接两颗 Vistara 芯片。整机配置 768GB 的 DDR5-6400 本地内存，再加上 256GB 的 CXL 连接 DDR4-2400 内存，使总内存容量达到 1TB。
在软件层面，Meta 的 Linux 系统将 CXL 连接的内存暴露为一个独立的 NUMA 节点。通过页面迁移机制，系统自动将访问频率较低的“冷”数据移至带宽为 76 GB/s 的 DDR4 层，而将高频访问数据保留在带宽高达 614 GB/s 的本地 DDR5 中。这种分层内存架构在不大幅牺牲性能的前提下，显著提升了每台服务器的内存总量。
Vistara 芯片本身基于三颗 RISC-V 处理器核心构建，负责安全启动、设备初始化、固件管理与健康监控。Meta 声称已对 CXL 控制器与内存流水线进行了深度优化，将协议开销与排队延迟降至最低，空闲往返延迟约 50 纳秒。芯片还集成了 Reed-Solomon 双符号纠错与 x4 chip-kill 等高级可靠性特性，以满足数据中心级运行要求。
值得注意的是，Meta 并非唯一试图通过 CXL 技术复用旧内存的厂商。韩国初创公司 Panmnesia 也开发了商用的 CXL 控制器与交换芯片方案，旨在让服务器连接更大规模的内存池，同时控制延迟。该公司首席执行官 Myoungsoo Jung 指出，早期 CXL 实现因沿用 PCIe 架构特性而引入额外延迟，但这并非 CXL 协议本身的固有局限。Panmnesia 重新设计了数据路径，用共享缓冲区取代逐层独立缓冲区，消除了大量同步开销，并在协议栈全链路进行延迟优化。
其配套的 CXL 交换芯片引入了基于端口的路由，打破了传统 PCIe 树状拓扑的限制，使系统拓扑更灵活、流量路由更高效。Panmnesia 声称，其架构可扩展至最多 64 个节点，这对于运行成千上万台服务器、急需合理化昂贵 DRAM 使用的超大规模云商而言，意味着更大的部署弹性。该公司已拥有 PCIe 6.4/CXL 3.2 融合交换芯片的预发布硅片，并完成了 PCIe 7.0/CXL 4.0 组合 IP 的开发。
从产业视角看，Meta 的 Vistara 与 Panmnesia 的方案共同指向一个趋势：在 AI 算力需求爆发、新一代内存成本高企的背景下，超大规模数据中心运营商正通过内存分层与旧件复用来优化资本支出。这不仅是成本控制手段，更可能重塑服务器内存子系统的设计思路——未来，CXL 互联有望让不同代际、不同速度的内存颗粒在统一架构下协同工作，从而在性能与总拥有成本之间取得更精细的平衡。