据首尔经济日报10月18日报道，英伟达已向三星、SK海力士与美光提出要求：在NVHBM产品中，HBM的逻辑基片采用台积电的3纳米工艺制造，同时将堆叠的DRAM裸片标准化到第六代1c工艺世代。报道称三星已接受这些条件，尽管该公司传统上在HBM生产中依赖自家晶圆厂。上述安排目前仍属行业媒体报道，并非几家公司公开确认的制造协议。

这一区别值得强调。英伟达并非提议用3纳米逻辑工艺制造整个存储堆栈——基片与堆叠DRAM裸片承担不同功能，也需要不同的制造技术。但报道所指的方向提出了一个更大的工程问题：如果系统设计方定义存储架构、代工厂制造逻辑基片、存储厂商负责DRAM裸片与堆叠，HBM是否会变成一个更模块化的制造产品？答案远不止取决于是否使用同一半导体工艺。

传统HBM由垂直堆叠的DRAM裸片与一颗逻辑基片组成。DRAM提供存储容量，基片负责支撑功能以及与处理器的物理接口，而内存控制器通常位于加速器上。NVHBM改变了这一划分：把英伟达定制的内存控制器集成进HBM基片，并重新设计存储与计算之间的接口。这使基片成为更重要的架构组件，也创造了将其制造与DRAM专用工艺分离的机会。

这一方向并非凭空出现。2024年4月，SK海力士宣布与台积电合作，将先进代工技术用于HBM4基片；2024年12月，Marvell推出定制HBM架构，把基片逻辑、控制器功能、先进裸片间接口与封装结合起来。英伟达的做法是把这一趋势延伸到多家存储供应商共用的定制架构上。报道中的1c DRAM要求则增加了另一个维度：英伟达似乎不仅想统一逻辑基片，还希望在底层DRAM技术世代上取得更高一致性。不过，使用同一DRAM世代并不意味着不同厂商采用相同的工艺、器件结构或制造流程。

若定制基片走向标准化，HBM的分工可能更清晰：系统设计方定义控制器、内存接口与系统级性能要求；逻辑代工厂用先进逻辑工艺制造定制基片；存储厂商生产DRAM裸片并集成为完整存储堆栈；先进封装厂商再把合格的存储堆栈与加速器及封装互连整合。这种分工已以不同形式存在，变化在于参与供应商之间标准化程度可能提高。

但存在重要限制。共同架构不会自动产生可互换的存储堆栈。两家供应商即使使用相同的基片工艺和DRAM技术世代，仍可能造出工作裕量、热特性、功耗、制造偏差与可靠性不同的器件。标准化设计创造了模块化制造的可能性，并不等于制造上的等价。

把基片从DRAM制造中分离，也不会消除HBM的物理复杂性。完成后的堆栈仍需高密度垂直互连、精确的裸片对准、键合完整性、受控供电、热管理与大量测试。实际上，制造责任分离会让几个集成边界更加关键：一是基片与DRAM的集成，一种工艺制造的逻辑裸片必须与另一种工艺制造的DRAM裸片可靠连接，接口要容纳电特性、物理几何、功率需求与热行为差异；二是堆叠与键合良率，TSV、键合结构、对准精度与累积的制造偏差仍决定最终产品良率，合格的基片与单独测试过的DRAM裸片并不保证高良率的完整堆栈；三是热与功耗行为，控制器功能移入基片改变了功耗耗散位置，热设计需考虑逻辑活动、穿过DRAM堆栈的热传递以及邻近加速器造成的运行环境；四是测试接入与故障隔离，当不同公司分别制造基片与DRAM时，定位失效来源与保障可测试性变得更加复杂。

对AI产业投资者而言，这条消息的关键不在于某一款芯片的进度，而在于HBM价值链的权责可能重新划分。若系统设计方掌握内存架构定义权、逻辑代工厂承接基片制造，存储厂商的角色将更聚焦于DRAM裸片与堆叠工艺，台积电等逻辑代工方则在AI存储中獲得新的切入点。与此同时，标准化能否真正带来可互换的模块化产品，仍取决于接口规范、测试方法与良率控制等工程细节，而这些目前都还没有公开确认的协议作为支撑。