Marvell 于 8 月 4 日在圣克拉拉举行的 FMS 2026 上推出三层“AI 内存基础设施”产品组合，旨在应对当前严重的 DRAM 短缺。产品营销副总裁 Khurram Malik 向 EE Times 表示，CXL 用例中首要的是 DDR4 回收。该组合中仅 Bravera SC6 PCIe 6.0 SSD 控制器 为新款，计划于第四季度出样；其余产品此前已发布或通过收购获得。
Marvell 的举措正值内存成本飙升之际。据正文数据，DRAM 合约价在 2026 年第一季度环比上涨 90%-95%，为有记录以来最大单季涨幅，第二季度再涨 58%-63%，第三季度服务器 DRAM 预计再涨 13%-18%。超大规模厂商今年资本开支中内存占比约 30%，远高于 2023 和 2024 年的约 8%。在此背景下，Meta 已在数百万台服务器上通过 CXL 使用回收的 DDR4，部分推理工作负载的服务器数量减少高达 25%。
Marvell 的三层架构中，Structera X（DDR4/DDR5 扩展控制器）自 2024 年 7 月发布，已在超大规模部署中采用，其内联 LZ4 压缩可提供约 2 至 2.5 倍的有效容量。Structera S 交换机 于 3 月 OFC 发布，支持 260 条 PCIe 6.0/CXL 3.x 通道，可连接 16 或 32 个 CPU/GPU 至最多 48TB 共享内存，聚合带宽 4 TB/s，往返延迟低于 460 纳秒，本季度开始出样。Photonic Fabric 光内存层则来自 2 月完成的 Celestial AI 收购（金额 32.5 亿美元），据称可延伸至 50 米，支持最多 32TB 温 KV 缓存，并在现有占地面积内提升 2 至 3 倍 token 吞吐量。
Bravera SC6 控制器采用 PCIe 6.0 x4 接口，配备 16 个 NAND 通道、每通道 8 个片选、3,600 MT/s ONFI/Toggle 接口，以及 12 个 Arm Cortex-R82 核心和 3 个 Cortex-M7 核心。Marvell 称其性能为 Bravera SC5 的两倍，支持多家 NAND 供应商，并采用主机管理闪存转换层，使云运营商可控制写入放置、垃圾回收和磨损均衡，主要工作负载为 KV 缓存从 HBM 溢出至 SSD。出样始于 2026 年第四季度，意味着相关驱动器最早 2027 年面世，与 Phison 和 Silicon Motion 的 Gen6 驱动器竞争。
Meta 的回收实践基于其自研 Vistara ASIC，该芯片在 6 月底 ISCA 2026 上展示，为 CXL 2.0 Type-3 扩展器，通过 PCIe 5.0 x16 链路桥接两个 DDR4 通道，使用退役机器回收的 32GB 模块，每芯片 128GB。每个 MemServer 搭配 158 核 AMD EPYC Turin、768GB 本地 DDR5-6400 和 256GB CXL 附加 DDR4-2400，控制器路径空闲往返延迟约 50 纳秒。论文称 Meta 约 40% 的服务器受内存容量限制，服务器寿命 3-5 年而内存可用 7-10 年，部署使分布式 ML 推理服务器数量减少 25%、分布式缓存平均延迟降低 29%、作业失败率降低 33%。值得注意的是，Meta 的部署完全基于自研 ASIC，而非 Marvell 产品。
尽管 Marvell 积极推广 CXL 内存，但行业采用仍存疑虑。SemiAnalysis 曾在 2024 年 3 月宣称 CXL 对 AI 已死，因 NVLink 等以太网式 SerDes 每毫米芯片边缘带宽约为 PCIe 5.0/6.0 的三倍，CXL 通道会挤占 GPU 间扩展带宽。Marvell 因此将 CXL 定位在 CPU 侧容量和 KV 缓存暂存，而非 GPU 间路径。Yole 估计 2025 年第一季度售出的服务器中三分之二支持 CXL，预计今年底超过 90%，但实际使用 CXL 的服务器占比接近零，到 2030 年也仅 13%。Marvell 的 Structera S 基准测试显示，16TB 池化 DRAM 层可提供 4.8 倍推理吞吐量，并减少 82.7% 的首 token 时间。
Marvell 还于 3 月获得 英伟达 20 亿美元投资，与 NVLink Fusion 相关，CXL 池化需与之共存。随着 DRAM 短缺持续，DDR4 回收从可持续性议题转变为资本开支优化手段，Marvell 正借此在内存扩展市场占据一席之地。