ASML的High-NA EUV光刻机已从技术验证阶段进入经济可行性评估阶段，但全球三大晶圆厂对其态度出现明显分化：英特尔抢跑、台积电算账、三星踩刹车。与此同时，存储巨头SK海力士果断引入，而设备供应商ASML则稳坐钓鱼台。

英特尔：一场不能输的制程证明

2026年7月，ASML宣布英特尔已在部分Panther Lake产品的特定Intel 18A工艺层中使用EXE系列High-NA EUV设备，并进入高产量制造。相关High-NA工艺层已达到与传统NXE低NA EUV平台相当的良率。不过，这并非全面替代，而是部分产品、部分关键层的量产验证。早在2024年，英特尔与ASML在俄勒冈州研发中心完成了业界首台商用High-NA EUV的集成，并成为首家安装并通过第二代TWINSCAN EXE:5200B验收测试的公司。

对英特尔而言，High-NA的价值不仅是减少多重曝光步骤，更是为Intel 14A建立差异化优势。英特尔代工近期拿下AMD、NVIDIA和OpenAI订单，18A工艺良率已提升至85%，仅次于台积电N2的90%。英特尔路线是先以18A练兵，再在14A扩大使用，成本最高但需以技术领先换取时间。

台积电：不是不用，而是暂时没必要

台积电拥有全球超90%先进制程代工份额，其第一要务是帮客户控成本、保良率。在2026年第二季度业绩会上，CEO魏哲家明确表示，导入High-NA取决于技术能力、成熟度和成本合理性，并特别指出High-NA的半视场问题——单次曝光面积只有传统EUV的一半，大尺寸芯片需曝光场拼接，带来套刻和良率挑战。

台积电的A14节点计划2027年风险试产、2028年量产，明确不依赖High-NA。其密度提升来自第二代纳米片GAA晶体管架构、NanoFlex Pro设计-工艺协同优化、Low-NA多重图形化及更复杂的曲线掩模技术。台积电已启动High-NA光刻技术开发，但会等到设备吞吐量提升、生态成熟、成本摊薄后才导入。

三星：观望阶段

据TrendForce及韩国业界报道，三星已在华城园区安装两台ASML High-NA EUV设备，总投资超1万亿韩元（约7.7亿美元），但未导入任何商业产线。原因在于晶圆代工业务持续承压，High-NA设备单价约4亿美元，接近Low-NA两倍，若强行量产将带来巨额折旧，可能将代工业务拖回亏损。三星更理性的策略是“备而不用”，将设备留在研发线。未来突破口可能在1.4nm逻辑工艺及下一代垂直通道晶体管DRAM领域，但尚无明确量产时间表。

SK海力士：为了HBM，极为果断

与逻辑代工厂不同，存储龙头SK海力士在2025年9月于利川M16厂安装了存储行业首台量产型High-NA EUV，即ASML的TWINSCAN EXE:5200B（每小时晶圆吞吐量175+片）。计划2026-2027年将其逐步渗入0a nm级别DRAM乃至3D DRAM生产。DRAM物理特性使High-NA能避免多重曝光噩梦，并支撑HBM核心微缩需求，巩固其在NVIDIA供应链中的地位。

ASML：最大的赢家

无论晶圆厂如何选择，ASML始终受益。2026年第二季度财报显示，ASML净销售额93亿欧元，毛利率54.0%，净利润29亿欧元。EUV收入中仅含一套High-NA系统，但Low-NA EUV、DUV浸没式设备及装机服务构成“三驾马车”。ASML预计2026年交付约65套Low-NA EUV，并计划2027年将Low-NA EUV和DUV浸没式产能各提高约30%。装机管理收入接近28亿欧元，形成持续性收入。ASML预计2026年总净销售额在430亿至450亿欧元之间，毛利率54%-56%。

写在最后

High-NA EUV具备8纳米级分辨率，理论晶体管密度提升潜力约2.9倍，但设备价格、半视场、芯片拼接、光刻胶、掩模、检测设备及吞吐量共同决定其经济性。四大巨头的分化是各自商业现实的映射：英特尔愿为技术领先溢价买单；三星不敢盲目扩大固定折旧；台积电稳坐计算最佳ROI；SK海力士为HBM壁垒抢跑；ASML揽尽天下订单。