AMD在旧金山举办的Advancing AI 2026大会上正式发布了新一代Instinct MI455X加速器及由其组成的Helios机架级系统，这是全球首款采用2nm工艺计算芯粒的数据中心GPU。该产品已进入全面生产阶段，预计从2026年第三季度末开始出货。

MI455X并非整个封装都采用2nm工艺，而是一颗高度复杂的Chiplet产品，总晶体管数量约3200亿。其中，负责计算的XCD芯粒采用台积电N2工艺，缓存与互连的FCD芯粒及I/O部分则采用N3P工艺。台积电N2工艺首次引入全环绕栅极纳米片晶体管，在相同功耗下性能提升约15%，相同性能下功耗降低约30%，芯片密度提升超过15%。

每颗MI455X配备432GB HBM4内存，一个Helios机架拥有72颗GPU，总显存容量约31TB。Helios系统可提供约2.9 ExaFLOPS的FP4算力和1.4 ExaFLOPS的FP8算力，机架内部scale-up互连带宽达260TB/s，对外scale-out网络带宽达43TB/s。这已不是传统服务器，而是一套以机架为最小交付单位的计算系统。

AMD在发布会上宣布了多家重量级客户。OpenAI计划从2026年底开始大规模部署MI455X，2027年进一步扩大规模。OpenAI此前在2025年10月与AMD签署了最高达6GW的多代产品协议，首批1GW算力计划在2026年下半年基于MI450系列部署。Meta也与AMD签署了最高6GW的多年合作协议，首批1GW产品预计从2026年下半年开始交付，Meta使用的是双方联合定制的MI450系列GPU。甲骨文计划从2026年第三季度开始部署5万颗MI450系列GPU。Anthropic宣布与AMD达成最高2GW的战略合作，第一阶段1GW算力预计在2027年上半年上线。

AMD公司副总裁兼数据中心GPU业务集团总经理Andrew Dieckman在发布会上表示，过去与客户交流时CUDA曾是高频话题，但如今大型客户的讨论中已很少再被提及，因为企业正在PyTorch、vLLM、Triton等更高层抽象上编程，底层是CUDA还是ROCm对应用开发者的可见度正在下降。他将CUDA称为一个“non-event”。不过，业界分析认为，CUDA并不只是一门编程语言，还包括数学库、通信库、编译器、运行时、调试器、性能分析工具和长期积累的硬件优化。高层框架隐藏了CUDA，却没有消除对底层能力的依赖，尤其在自定义算子、混合精度、稀疏计算、专家并行、跨节点通信、显存管理或性能诊断等场景下，开发团队仍需进入底层软件栈。

Helios系统采用OCP开放机架规范，机架内部使用UALink和UALoE，向外扩展采用Ultra Ethernet Consortium相关技术，并结合AMD Pensando网络芯片。AMD希望通过开放标准吸引云厂商、服务器制造商和网络设备企业共同参与，而非完全依赖单一供应商控制的互连体系。但开放生态也意味着更多兼容性测试、更复杂的责任边界和更高的系统集成难度。

MI455X和Helios标志着AMD从销售单颗加速器进入交付机架级AI基础设施的阶段。但要真正改变市场格局，还需通过三次检验：2nm计算芯粒、3nm互连芯粒、HBM4和复杂先进封装能否同时满足良率和产能要求；理论算力、内存容量和互连带宽能否最终转换为模型吞吐量、GPU利用率和每Token成本；ROCm能否让框架适配、算子优化、性能诊断和故障排查变成普通工程问题，而非每次部署都需要AMD与客户联合攻关。