ASML的High-NA EUV光刻機已從技術驗證階段進入經濟可行性評估階段，但全球三大晶圓廠對其態度出現明顯分化：英特爾搶跑、台積電算賬、三星踩剎車。與此同時，儲存巨頭SK海力士果斷引入，而裝置供應商ASML則穩坐釣魚台。
英特爾：一場不能輸的製程證明
2026年7月，ASML宣佈英特爾已在部分Panther Lake產品的特定Intel 18A工藝層中使用EXE系列High-NA EUV裝置，並進入高產量製造。相關High-NA工藝層已達到與傳統NXE低NA EUV平台相當的良率。不過，這並非全面替代，而是部分產品、部分關鍵層的量產驗證。早在2024年，英特爾與ASML在俄勒岡州研發中心完成了業界首台商用High-NA EUV的整合，併成為首家安裝並通過第二代TWINSCAN EXE:5200B驗收測試的公司。
對英特爾而言，High-NA的價值不僅是減少多重曝光步驟，更是為Intel 14A建立差異化優勢。英特爾代工近期拿下AMD、NVIDIA和OpenAI訂單，18A工藝良率已提升至85%，僅次於台積電N2的90%。英特爾路線是先以18A練兵，再在14A擴大使用，成本最高但需以技術領先換取時間。
台積電：不是不用，而是暫時沒必要
台積電擁有全球超90%先進製程代工份額，其第一要務是幫客戶控成本、保良率。在2026年第二季度業績會上，CEO魏哲家明確表示，匯入High-NA取決於技術能力、成熟度和成本合理性，並特別指出High-NA的半視場問題——單次曝光面積只有傳統EUV的一半，大尺寸晶片需曝光場拼接，帶來套刻和良率挑戰。
台積電的A14節點計劃2027年風險試產、2028年量產，明確不依賴High-NA。其密度提升來自第二代奈米片GAA電晶體架構、NanoFlex Pro設計-工藝協同最佳化、Low-NA多重圖形化及更復雜的曲線掩模技術。台積電已啟動High-NA光刻技術開發，但會等到裝置吞吐量提升、生態成熟、成本攤薄後才匯入。
三星：觀望階段
據TrendForce及韓國業界報道，三星已在華城園區安裝兩台ASML High-NA EUV裝置，總投資超1萬億韓元（約7.7億美元），但未匯入任何商業產線。原因在於晶圓代工業務持續承壓，High-NA裝置單價約4億美元，接近Low-NA兩倍，若強行量產將帶來鉅額折舊，可能將代工業務拖回虧損。三星更理性的策略是“備而不用”，將裝置留在研發線。未來突破口可能在1.4nm邏輯工藝及下一代垂直通道電晶體DRAM領域，但尚無明確量產時間表。
SK海力士：為了HBM，極為果斷
與邏輯代工廠不同，儲存龍頭SK海力士在2025年9月於利川M16廠安裝了儲存行業首台量產型High-NA EUV，即ASML的TWINSCAN EXE:5200B（每小時晶圓吞吐量175+片）。計劃2026-2027年將其逐步滲入0a nm級別DRAM乃至3D DRAM生產。DRAM物理特性使High-NA能避免多重曝光噩夢，並支撐HBM核心微縮需求，鞏固其在NVIDIA供應鏈中的地位。
ASML：最大的贏家
無論晶圓廠如何選擇，ASML始終受益。2026年第二季度財報顯示，ASML淨銷售額93億歐元，毛利率54.0%，淨利潤29億歐元。EUV收入中僅含一套High-NA系統，但Low-NA EUV、DUV浸沒式裝置及裝機服務構成“三駕馬車”。ASML預計2026年交付約65套Low-NA EUV，並計劃2027年將Low-NA EUV和DUV浸沒式產能各提高約30%。裝機管理收入接近28億歐元，形成持續性收入。ASML預計2026年總淨銷售額在430億至450億歐元之間，毛利率54%-56%。
寫在最後
High-NA EUV具備8奈米級解析度，理論電晶體密度提升潛力約2.9倍，但裝置價格、半視場、晶片拼接、光刻膠、掩模、檢測裝置及吞吐量共同決定其經濟性。四大巨頭的分化是各自商業現實的對映：英特爾願為技術領先溢價買單；三星不敢盲目擴大固定折舊；台積電穩坐計算最佳ROI；SK海力士為HBM壁壘搶跑；ASML攬盡天下訂單。