在 Hot Chips 2026 大會上，輝達釋出了專為智慧體 AI 設計的 Vera CPU。這款伺服器處理器基於 88 個定製的 Olympus 核心，支援 176 執行緒，旨在滿足語言模型反覆觀察、推理、呼叫工具、訪問記憶並採取行動的工作負載需求。輝達認為，傳統雲 CPU 強調核心總數，而智慧體系統需要的是機架規模下強大且可預測的單執行緒效能。
Vera 採用單片式計算晶片，而非傳統的 chiplet 設計，將核心、快取、記憶體控制器、一致性基礎設施和 I/O 整合在一個緊密耦合的設計中，以減少跨 chiplet 邊界帶來的延遲和不可預測性。處理器包含 164 MB L3 快取 和輝達第二代可擴充套件一致性結構，提供 3.4 TB/s 的對分頻寬，使核心能夠在大數據集上協作而不產生內部瓶頸。
Olympus 核心是寬序亂序設計，前端每週期可獲取 16 條指令並解碼 10 條，配備大分支預測器、64 KB 指令快取 和 96 KB 資料快取。每個核心還有私有的 2 MB L2 快取。這些資源旨在加速不規則 CPU 工作負載，如 Python 執行、編譯、程式碼分析、資料庫、事件模擬和瀏覽器自動化。
Vera 的一個顯著特點是空間多執行緒。傳統同步多執行緒允許兩個執行緒動態競爭共享執行資源，可能提高總吞吐量但會產生“嘈雜鄰居”效應。Vera 則線上程之間劃分關鍵資源，犧牲部分機會性共享以換取確定性效能和隔離。輝達報告稱，載入後的每核效能接近 100%，而傳統 CPU 在其示例中為 67%。內部預生產 SPEC CPU 比較顯示，效能提升約 1.2 至 1.8 倍，其中 Python、GCC、LLVM 和程式碼分析工作負載的改進最大。
功耗和記憶體配置同樣重要。Vera 使用資料中心級 LPDDR5X-9600，而非傳統 DDR5 DIMM。處理器支援最高 1.5 TB 的 SOCAMM LPDDR5X 記憶體，頻寬 1.2 TB/s。輝達聲稱其每瓦記憶體頻寬約為幾種 DDR5 配置的 五倍。這一選擇為每個核心提供充足頻寬，同時降低記憶體移動功耗，幫助處理器在利用率上升時維持頻率。
Vera 還強調外部連線。其聚合片外頻寬達到 4.3 TB/s。一致的 NVLink-C2C 介面在 CPU 和 Rubin GPU 之間提供 1.8 TB/s 頻寬，而 PCIe Gen 6 貢獻 256 GB/s 並支援 CXL 3.1。這些介面旨在讓 GPU、記憶體、儲存和網路持續獲得工作供給。在輝達完整的 Vera Rubin NVL72 系統中，36 個 Vera CPU 支援 72 個 Rubin GPU。
安全擴充套件到整個 CPU-GPU 複合體。Vera 提供機密計算可信執行環境、記憶體加密、受保護的 I/O，以及跨一致 CPU-GPU 通訊的安全檢查。與 BlueField 資料處理單元和輝達 DOCA 軟體的整合，旨在保護整個機架的資料和工作負載，而不僅僅是單個處理器內部。
智慧體 AI 改變了系統瓶頸。生成模型令牌只是其中一個階段；智慧體還必須解釋結果、執行軟體、檢索上下文、與服務通訊並執行治理。如果 CPU 延遲延遲了這些步驟，昂貴的 GPU 將閒置，使用者互動也會變慢。因此，強大的單執行緒效能變得與總吞吐量同等重要。
Vera 代表了輝達協同設計整個 AI 工廠的嘗試，而非僅最佳化 GPU。其定製核心、確定性執行緒、高頻寬低功耗記憶體、一致的 GPU 連結和機架級安全，將 CPU 視為 AI 效能的主動組成部分。更大的意義在於架構層面：未來的 AI 系統可能不再以單個晶片的速度來評判，而是看 CPU、GPU、記憶體、網路、儲存和安全如何作為一個協調的機器高效運作。