在 Hot Chips 2026 大会上，英伟达发布了专为智能体 AI 设计的 Vera CPU。这款服务器处理器基于 88 个定制的 Olympus 内核，支持 176 线程，旨在满足语言模型反复观察、推理、调用工具、访问记忆并采取行动的工作负载需求。英伟达认为，传统云 CPU 强调核心总数，而智能体系统需要的是机架规模下强大且可预测的单线程性能。
Vera 采用单片式计算芯片，而非传统的 chiplet 设计，将内核、缓存、内存控制器、一致性基础设施和 I/O 集成在一个紧密耦合的设计中，以减少跨 chiplet 边界带来的延迟和不可预测性。处理器包含 164 MB L3 缓存 和英伟达第二代可扩展一致性结构，提供 3.4 TB/s 的对分带宽，使内核能够在大数据集上协作而不产生内部瓶颈。
Olympus 内核是宽序乱序设计，前端每周期可获取 16 条指令并解码 10 条，配备大分支预测器、64 KB 指令缓存 和 96 KB 数据缓存。每个内核还有私有的 2 MB L2 缓存。这些资源旨在加速不规则 CPU 工作负载，如 Python 执行、编译、代码分析、数据库、事件模拟和浏览器自动化。
Vera 的一个显著特点是空间多线程。传统同步多线程允许两个线程动态竞争共享执行资源，可能提高总吞吐量但会产生“嘈杂邻居”效应。Vera 则在线程之间划分关键资源，牺牲部分机会性共享以换取确定性性能和隔离。英伟达报告称，加载后的每核性能接近 100%，而传统 CPU 在其示例中为 67%。内部预生产 SPEC CPU 比较显示，性能提升约 1.2 至 1.8 倍，其中 Python、GCC、LLVM 和代码分析工作负载的改进最大。
功耗和内存配置同样重要。Vera 使用数据中心级 LPDDR5X-9600，而非传统 DDR5 DIMM。处理器支持最高 1.5 TB 的 SOCAMM LPDDR5X 内存，带宽 1.2 TB/s。英伟达声称其每瓦内存带宽约为几种 DDR5 配置的 五倍。这一选择为每个内核提供充足带宽，同时降低内存移动功耗，帮助处理器在利用率上升时维持频率。
Vera 还强调外部连接。其聚合片外带宽达到 4.3 TB/s。一致的 NVLink-C2C 接口在 CPU 和 Rubin GPU 之间提供 1.8 TB/s 带宽，而 PCIe Gen 6 贡献 256 GB/s 并支持 CXL 3.1。这些接口旨在让 GPU、内存、存储和网络持续获得工作供给。在英伟达完整的 Vera Rubin NVL72 系统中，36 个 Vera CPU 支持 72 个 Rubin GPU。
安全扩展到整个 CPU-GPU 复合体。Vera 提供机密计算可信执行环境、内存加密、受保护的 I/O，以及跨一致 CPU-GPU 通信的安全检查。与 BlueField 数据处理单元和英伟达 DOCA 软件的集成，旨在保护整个机架的数据和工作负载，而不仅仅是单个处理器内部。
智能体 AI 改变了系统瓶颈。生成模型令牌只是其中一个阶段；智能体还必须解释结果、运行软件、检索上下文、与服务通信并执行治理。如果 CPU 延迟延迟了这些步骤，昂贵的 GPU 将闲置，用户交互也会变慢。因此，强大的单线程性能变得与总吞吐量同等重要。
Vera 代表了英伟达协同设计整个 AI 工厂的尝试，而非仅优化 GPU。其定制内核、确定性线程、高带宽低功耗内存、一致的 GPU 链接和机架级安全，将 CPU 视为 AI 性能的主动组成部分。更大的意义在于架构层面：未来的 AI 系统可能不再以单个芯片的速度来评判，而是看 CPU、GPU、内存、网络、存储和安全如何作为一个协调的机器高效运作。