在2026年9月1日举行的Hot Chips 2026大会上，英伟达（NVIDIA）详细阐述了其将RISC-V架构引入GPU平台的规划。这场演讲围绕两大平台展开：CUDA 与 NVLink Fusion，并明确了RISC-V CPU在其中的角色、所需满足的规范以及面临的机遇与挑战。

英伟达首先回顾了CUDA自2006年推出以来的发展历程，强调其作为并行计算平台的核心思想：将计算密集型的任务并行化到GPU上执行，而其余部分则在CPU上顺序运行。这种CPU与GPU协同工作的模式，意味着主机CPU的软件栈必须复杂且异构，需要混合CPU专用模块与CUDA加速模块，并依赖CUDA库、驱动、工具以及针对特定CPU的第三方软件。目前，英伟达已支持Intel/AMD的x86架构和Arm架构的CPU。

为了能让RISC-V CPU运行CUDA，英伟达指出需要依赖RISC-V服务器相关的规范，包括RVA23配置文件和RISC-V引导与运行时服务规范。这些规范定义了系统级的要求，其中软件二进制兼容性是核心目标。英伟达表示，RVA23配置文件保证了关键扩展的存在，使得软件能在多种RISC-V处理器上运行，避免了“最低公分母”问题。尽管RISC-V常被视为“狂野西部”，但RISC-V社区正通过主要和次要版本来定义新扩展的强制与可选采用时间。

英伟达还列举了RISC-V平台的具体要求，例如ACPI（高级配置与电源接口）。UEFI论坛在2025年5月批准的ACPI 6.6版本中加入了RISC-V支持，随后在2025年8月发布了RISC-V引导与运行时服务规范，距今仅约一年。

针对CUDA工作负载，英伟达强调了两个特定要求：PCIe一致性和PCIe点对点通信。硬件级的PCIe I/O一致性可以避免频繁的缓存刷新和失效操作，简化软件并改善延迟。而PCIe点对点通信允许在多GPU系统中，一个GPU直接向另一个GPU的设备内存写入数据，并通过标志通知主机，避免了通过主机内存的额外拷贝。

随后，演讲转向NVLink Fusion平台。英伟达介绍了Vera Rubin平台，这是一个全栈AI工厂平台，通过跨七个芯片和五个机架的协同设计构建，涵盖Vera CPU、Rubin GPU、网络、存储、横向扩展结构及机架本身。NVL72机架将72个GPU的L1域集成在一个全铜域中，每个计算托盘包含基于NVLink Fusion小芯片的GPU，以及两个Vera CPU，CPU与GPU之间通过C2C链路连接。

NVLink Fusion是定制硅片接入英伟达AI平台的方式。定制CPU通过NVLink C2C连接到XPU，为每个XPU提供高带宽，同时保持机架内单一L1域。在定制CPU内部，C2C接口集成提供了CPU到GPU的高带宽接口，并支持CHI一致性，使CPU和GPU能在统一内存架构下访问所有内存。

英伟达指出，NVLink Fusion CPU继承了所有CUDA要求，并增加了更多，例如高速C2C互连（约88条PCIe通道）以及用于网络和通信的软件（如DOCA和NCCL）。值得注意的是，SiFive被提及为NVLink Fusion的RISC-V CPU合作伙伴。

最后，英伟达为RISC-V在服务器平台上的应用做了总结：作为一个开放标准，拥有多家供应商，结合标准化与定制化，可以拓宽服务器CPU的选择范围，与x86和Arm形成互补。英伟达明确表示“有计划在其平台中使用RISC-V”。需要指出的是，英伟达当前已在某些底层控制器中使用RISC-V，但本次演讲聚焦于主机CPU。

此次演讲揭示了英伟达对RISC-V的长期布局，将其视为未来AI服务器CPU的重要选项。对于投资者而言，这意味着英伟达正在积极培育RISC-V生态系统，可能改变现有CPU市场格局，为RISC-V相关芯片设计公司（如SiFive）带来新的机遇，同时也对x86和Arm阵营构成潜在挑战。