在2026年9月1日舉行的Hot Chips 2026大會上，輝達（NVIDIA）詳細闡述了其將RISC-V架構引入GPU平台的規劃。這場演講圍繞兩大平台展開：CUDA 與 NVLink Fusion，並明確了RISC-V CPU在其中的角色、所需滿足的規範以及面臨的機遇與挑戰。

輝達首先回顧了CUDA自2006年推出以來的發展歷程，強調其作為平行計算平台的核心思想：將計算密集型的任務並行化到GPU上執行，而其餘部分則在CPU上順序執行。這種CPU與GPU協同工作的模式，意味著主機CPU的軟體棧必須複雜且異構，需要混合CPU專用模組與CUDA加速模組，並依賴CUDA庫、驅動、工具以及針對特定CPU的第三方軟體。目前，輝達已支援Intel/AMD的x86架構和Arm架構的CPU。

為了能讓RISC-V CPU執行CUDA，輝達指出需要依賴RISC-V伺服器相關的規範，包括RVA23配置檔案和RISC-V引導與執行時服務規範。這些規範定義了系統級的要求，其中軟體二進位制相容性是核心目標。輝達表示，RVA23配置檔案保證了關鍵擴充套件的存在，使得軟體能在多種RISC-V處理器上執行，避免了“最低公分母”問題。儘管RISC-V常被視為“狂野西部”，但RISC-V社群正通過主要和次要版本來定義新擴充套件的強制與可選採用時間。

輝達還列舉了RISC-V平台的具體要求，例如ACPI（高階配置與電源介面）。UEFI論壇在2025年5月批准的ACPI 6.6版本中加入了RISC-V支援，隨後在2025年8月釋出了RISC-V引導與執行時服務規範，距今僅約一年。

針對CUDA工作負載，輝達強調了兩個特定要求：PCIe一致性和PCIe點對點通訊。硬體級的PCIe I/O一致性可以避免頻繁的快取重新整理和失效操作，簡化軟體並改善延遲。而PCIe點對點通訊允許在多GPU系統中，一個GPU直接向另一個GPU的裝置記憶體寫入資料，並通過標誌通知主機，避免了通過主機記憶體的額外複製。

隨後，演講轉向NVLink Fusion平台。輝達介紹了Vera Rubin平台，這是一個全棧AI工廠平台，通過跨七個晶片和五個機架的協同設計構建，涵蓋Vera CPU、Rubin GPU、網路、儲存、橫向擴充套件結構及機架本身。NVL72機架將72個GPU的L1域整合在一個全銅域中，每個計算托盤包含基於NVLink Fusion小晶片的GPU，以及兩個Vera CPU，CPU與GPU之間通過C2C鏈路連線。

NVLink Fusion是定製矽片接入輝達AI平台的方式。定製CPU通過NVLink C2C連線到XPU，為每個XPU提供高頻寬，同時保持機架內單一L1域。在定製CPU內部，C2C介面整合提供了CPU到GPU的高頻寬介面，並支援CHI一致性，使CPU和GPU能在統一記憶體架構下訪問所有記憶體。

輝達指出，NVLink Fusion CPU繼承了所有CUDA要求，並增加了更多，例如高速C2C互連（約88條PCIe通道）以及用於網路和通訊的軟體（如DOCA和NCCL）。值得注意的是，SiFive被提及為NVLink Fusion的RISC-V CPU合作伙伴。

最後，輝達為RISC-V在伺服器平台上的應用做了總結：作為一個開放標準，擁有多家供應商，結合標準化與定製化，可以拓寬伺服器CPU的選擇範圍，與x86和Arm形成互補。輝達明確表示“有計劃在其平台中使用RISC-V”。需要指出的是，輝達當前已在某些底層控制器中使用RISC-V，但本次演講聚焦於主機CPU。

此次演講揭示了輝達對RISC-V的長期佈局，將其視為未來AI伺服器CPU的重要選項。對於投資者而言，這意味著輝達正在積極培育RISC-V生態系統，可能改變現有CPU市場格局，為RISC-V相關晶片設計公司（如SiFive）帶來新的機遇，同時也對x86和Arm陣營構成潛在挑戰。