AMD 于 2026 年 8 月 25 日宣布，将为部分 Versal 自适应 SoC 提供对通用小芯片互连标准 UCIe 1.1 接口的原生支持，使其能与共封装的专业小芯片直接通信。这是 AMD 首次在 Versal 产品线中引入 UCIe 连接能力，标志着其向模块化芯片设计迈出重要一步。

UCIe 是一种开放行业标准，允许系统设计人员将不同供应商的专用硅片组合在单个封装中，而无需重新设计大型单片 SoC。这种模块化方法可降低延迟、功耗、尺寸和开发成本，同时加快产品上市时间，并允许设计人员复用经过验证的硅 IP。AMD 嵌入式产品、软件和解决方案部门企业副总裁 Kirk Saban 表示，半导体行业正进入由小芯片架构驱动创新的新时代，Versal RF 系列小芯片具备独特的优势，可率先利用 UCIe 连接，提供高达 80 TOPS 的 DSP 计算能力、集成射频转换器以及 SWAP-C（尺寸、重量、功耗和成本）优势。

首批支持 UCIe 1.1 连接的 Versal 自适应 SoC 将是 Versal RF 系列设备。它们将支持最多四个 UCIe-SP（标准封装）接口和两个 UCIe-AP（先进封装）接口，提供每秒数太比特的聚合封装内带宽。随着市场成熟，AMD 将增加更多支持 UCIe 的 Versal 自适应 SoC。

Versal RF 系列自适应 SoC 将高分辨率射频数据转换器、专用 DSP 硬 IP、AI 引擎和可编程逻辑集成在单芯片设备中，提供高达 80 TOPS 的异构 DSP 计算能力，并通过将六个设备的功能整合到一个封装中，显著改善 SWAP-C。增加 UCIe 连接后，这些小芯片可直接与针对特定工作负载优化的共封装小芯片通信，例如第三方射频前端或数据转换器、AI 加速小芯片、CPU、GPU、专用计算、自定义安全引擎、通信处理器以及特定应用的 ASIC。

传统上，集成射频前端、AI 加速器、光接口、内存子系统或自定义 ASIC 需要板级连接，这会增加延迟、功耗、尺寸和设计复杂性。UCIe 提供标准化的封装内互连，使来自不同供应商的异构小芯片能够高效通信。AMD 表示，UCIe 带来的优势包括高带宽小芯片间通信、相比板级 GTM2 串行接口更低的延迟和更高的功率效率、复用经过验证的硅 IP、降低开发成本、加快上市时间以及通过小芯片集成实现设计灵活性。

AMD 计划在 2027 年第四季度将生产级小芯片与特定 Versal RF 系列设备一起推出。此举将把 Versal RF 系列设备转变为可扩展的小芯片平台，能够服务于下一代射频、AI、网络和通信应用，并实现 SWAP-C 的降低。