AMD 於 2026 年 8 月 25 日宣佈，將為部分 Versal 自適應 SoC 提供對通用小晶片互連標準 UCIe 1.1 介面的原生支援，使其能與共封裝的專業小晶片直接通訊。這是 AMD 首次在 Versal 產品線中引入 UCIe 連線能力，標誌著其向模組化晶片設計邁出重要一步。

UCIe 是一種開放行業標準，允許系統設計人員將不同供應商的專用矽片組合在單個封裝中，而無需重新設計大型單片 SoC。這種模組化方法可降低延遲、功耗、尺寸和開發成本，同時加快產品上市時間，並允許設計人員複用經過驗證的矽 IP。AMD 嵌入式產品、軟體和解決方案部門企業副總裁 Kirk Saban 表示，半導體行業正進入由小晶片架構驅動創新的新時代，Versal RF 系列小晶片具備獨特的優勢，可率先利用 UCIe 連線，提供高達 80 TOPS 的 DSP 計算能力、整合射頻轉換器以及 SWAP-C（尺寸、重量、功耗和成本）優勢。

首批支援 UCIe 1.1 連線的 Versal 自適應 SoC 將是 Versal RF 系列裝置。它們將支援最多四個 UCIe-SP（標準封裝）介面和兩個 UCIe-AP（先進封裝）介面，提供每秒數太位元的聚合封裝內頻寬。隨著市場成熟，AMD 將增加更多支援 UCIe 的 Versal 自適應 SoC。

Versal RF 系列自適應 SoC 將高解析度射頻資料轉換器、專用 DSP 硬 IP、AI 引擎和可程式設計邏輯整合在單晶片裝置中，提供高達 80 TOPS 的異構 DSP 計算能力，並通過將六個裝置的功能整合到一個封裝中，顯著改善 SWAP-C。增加 UCIe 連線後，這些小晶片可直接與針對特定工作負載最佳化的共封裝小晶片通訊，例如第三方射頻前端或資料轉換器、AI 加速小晶片、CPU、GPU、專用計算、自定義安全引擎、通訊處理器以及特定應用的 ASIC。

傳統上，整合射頻前端、AI 加速器、光介面、記憶體子系統或自定義 ASIC 需要板級連線，這會增加延遲、功耗、尺寸和設計複雜性。UCIe 提供標準化的封裝內互連，使來自不同供應商的異構小晶片能夠高效通訊。AMD 表示，UCIe 帶來的優勢包括高頻寬小晶片間通訊、相比板級 GTM2 序列介面更低的延遲和更高的功率效率、複用經過驗證的矽 IP、降低開發成本、加快上市時間以及通過小晶片整合實現設計靈活性。

AMD 計劃在 2027 年第四季度將生產級小晶片與特定 Versal RF 系列裝置一起推出。此舉將把 Versal RF 系列裝置轉變為可擴充套件的小晶片平台，能夠服務於下一代射頻、AI、網路和通訊應用，並實現 SWAP-C 的降低。