AI集群的规模扩张正在推动光互连从数据中心外部走向芯片封装内部。随着带宽需求持续攀升，传统的电气互连在传输距离、功耗和信号完整性方面遭遇瓶颈，共封装光学（CPO）技术应运而生，将光引擎从服务器前面板移至处理器或交换芯片旁边，以缩短电信号路径、降低每比特传输功耗并提升带宽密度。目前，台积电、英特尔、三星和格芯四大晶圆厂已公开各自的CPO制造策略，路线差异显著，反映出行业对下一代AI互联的不同技术判断。

台积电凭借其COUPE（Compact Universal Photonic Engine）技术，规划了从可插拔光模块到封装内光引擎的三阶段演进路线。第一阶段“COUPE on PCB”采用SoIC-X键合技术，将65nm电子集成电路（EIC）与光子集成电路（PIC）结合，面向OSFP光模块，提供1.6Tbps带宽，功耗效率为铜互连的两倍。第二阶段“COUPE on substrate”转向真正的共封装光学，将COUPE与CoWoS先进封装技术集成，与网络交换ASIC共封装，实现6.4Tbps聚合带宽，功耗效率提升两倍，延迟降低十倍，适用于NVLink、以太网和InfiniBand交换机等场景。第三阶段“COUPE on interposer”将12.8Tbps光引擎直接集成到处理器封装内，预计功耗效率提升五倍，延迟降低二十倍，但台积电称该阶段仍属探索性，尚未公布商业化时间表。台积电的微环调制器（MRM）技术也在同步演进，从2026年的200Gb/s单波长逐步升级至2030年的400Gb/s多波长，带宽密度从0.5Tbps/mm提升至4Tbps/mm。

英特尔的CPO策略则依托其硅光和先进封装能力，计划将光引擎集成到EMIB（嵌入式多芯片互连桥接）封装中，目标在2025年实现4Tbps带宽，并计划在2026年推出8Tbps版本。英特尔强调其方案在功耗和成本上的优势，但具体技术细节尚未完全公开。

三星则采用混合集成路线，将光引擎与2.5D/3D封装技术结合，计划在2026年推出3.2Tbps光引擎，并逐步提升至12.8Tbps。三星的路线图更侧重于与自家存储器业务的协同，但市场对其CPO技术的成熟度仍存疑虑。

格芯则聚焦于硅光子平台，其GF Fotonix平台将光子元件与CMOS电路集成在同一芯片上，计划在2025年提供1.6Tbps光引擎，并规划了3.2Tbps和6.4Tbps的演进路径。格芯的策略更偏向于为特定客户提供定制化解决方案，而非大规模通用产品。

四大晶圆厂的路线图差异明显：台积电凭借其封装生态和客户基础（如英伟达）占据先机，英特尔和三星则试图通过差异化技术切入，格芯则专注于细分市场。这些策略的成败将直接影响AI集群的互联架构，进而影响整个AI算力产业链的竞争格局。对于投资者而言，CPO技术的商业化进程和各家晶圆厂的量产能力将是未来几年值得关注的关键变量。