混合键合（Hybrid Bonding）——一种用铜对铜直接连接替代焊料微凸块的3D芯片堆叠技术——已在逻辑芯片上实现大规模量产，但在高带宽内存（HBM）上的应用却意外延期。据Tom's Hardware报道，台积电已将SoIC键合间距从9微米缩小至6微米，并规划到2029年达到4.5微米；英特尔已在其Clearwater Forest服务器CPU中开始出货采用Foveros Direct混合键合的产品；AMD自首款3D V-Cache起便已量产该技术。然而，JEDEC（固态技术协会）今年早些时候决定提高HBM堆叠高度限制，使得HBM4得以继续采用成本更低、技术难度较小的微凸块技术，从而将混合键合在HBM中的引入推迟至本十年末的HBM4E和HBM5。

混合键合的原理是将两片晶圆或裸片抛光至近乎完美平坦，然后在加热加压下直接键合铜焊盘与周围介质，无需焊料凸块。由于没有凸块塌陷问题，连接密度可大幅提升。AMD曾指出，其互连密度约为传统2.5D微凸块堆叠的15倍；台积电2026年技术研讨会上展示的数据显示，面对面混合键合可达到每平方毫米约14,000个信号，而面对面硅通孔（TSV）堆叠仅为约1,500个。

微凸块技术历来间距约为40微米，最新内存已收紧至10微米左右。混合键合则从微凸块的极限起步并持续微缩：当前领先水平为6微米，4.5微米和3微米代际正在开发中，研究层面已演示亚微米间距。每一步缩小都成倍增加堆叠裸片间的垂直连接数量，使缓存裸片或计算模块如同芯片本身的一部分，而非封装上分立的组件。

混合键合分为晶圆对晶圆（Wafer-to-Wafer）和裸片对晶圆（Die-to-Wafer）两种方式。晶圆对晶圆键合将两片完整图案化晶圆面对面贴合后再切割，由于对准在晶圆尺度上一次完成，可实现最紧凑的间距和最高的生产效率。imec和EV Group在5月的ECTC（电子元件与技术会议）上演示了200纳米间距、键合后对准误差低于40纳米的晶圆对晶圆键合。但这种方式要求两片晶圆上的裸片尺寸相同，且所有裸片都会被键合，包括有缺陷的，因此任何一片晶圆上的单个坏裸片都会导致整对报废。相比之下，裸片对晶圆键合将预先测试过的单个裸片逐颗放置到晶圆上——这正是小芯片和HBM堆叠所需的——因为它允许选择已知良好裸片，并混合不同尺寸和工艺节点的裸片。但代价是吞吐量较低，因为每颗裸片需依次拾取、对准和放置。ECTC 2026上CEA-Leti展示的最佳裸片对晶圆间距为1微米，比晶圆对晶圆记录宽松约五倍。

键合设备的速度决定了产能。应用材料（Applied Materials）和Besi称其Kinex平台每小时可处理约1,600次裸片放置，Besi的Chameo键合机额定速度接近每小时2,000颗芯片，下一代目标实现50纳米放置精度以支持更细间距。

混合键合工艺难度极高，两个表面必须近乎完美平坦和洁净。介质层通过范德华力接触，因此抛光表面粗糙度变化不得超过约0.2纳米，铜焊盘需低于表面几纳米，以便在200至300℃加热时膨胀接触。任何小于1微米的颗粒都会使表面分离，留下跨越多个焊盘的间隙。因此，化学机械平坦化（CMP）步骤中的清洁和平坦度控制对良率至关重要。

在量产进度方面，台积电的SoIC（集成芯片系统）平台在产量上领先。在2026年北美技术研讨会上，台积电公布了间距路线图：从2023年的9微米推进至2025年的6微米，并计划2029年达到4.5微米；第二代SoIC在第一代面对面堆叠基础上增加了面对面键合。节点堆叠路线图并行推进，从当前的N3P-on-N4，到2028年的N2P-on-N2P，再到2029年的A14-on-A14。SoIC混合键合堆叠先形成垂直模块，再与HBM一同置于CoWoS封装中的硅中介层上，业界称之为3.5D。AMD的MI300是典型案例，其计算和I/O裸片通过混合键合堆叠，再与内存一起封装到CoWoS中。SoIC负责前端垂直密度，CoWoS负责后端与内存的横向集成。

产能方面，台积电正在嘉义AP7厂区扩建其最大的先进封装基地，目标2026年投产。TrendForce分析师估计，SoIC产能将从2024年的每月数千片晶圆起逐年翻倍。客户包括AMD（其3D V-Cache和MI300加速器是首批SoIC量产产品）以及博通为富士通打造的Monaka CPU。英特尔方面，其Foveros Direct混合键合技术已随Clearwater Forest（基于18A节点的Xeon 6+服务器处理器，3月在MWC上展示）实现大规模量产。该设计采用9微米铜对铜间距，将计算和I/O模块键合到作为有源中介层的基底模块上，英特尔已透露第二代目标为3微米间距。为在领先逻辑节点上实现这一技术，英特尔开发了专用工艺变体18A-PT，增加了标准18A不具备的硅通孔和键合支持。

混合键合在HBM上的延期出乎业界预料。JEDEC今年提高HBM堆叠高度上限的决定，使HBM4可以继续使用微凸块技术，从而推迟了混合键合的引入。这意味着混合键合在HBM领域的应用预计要到本十年末的HBM4E和HBM5才会出现。这一决策反映了成本与性能的权衡：微凸块技术成熟且成本较低，而混合键合能提供更高密度但工艺更复杂。对AI产业而言，HBM的带宽和容量是AI加速器性能的关键瓶颈，混合键合的推迟可能意味着短期内HBM带宽提升将更多依赖堆叠层数而非互连密度。但长期看，随着HBM4E和HBM5的到来，混合键合有望为HBM带来又一次性能飞跃。