混合鍵合（Hybrid Bonding）——一種用銅對銅直接連線替代焊料微凸塊的3D晶片堆疊技術——已在邏輯晶片上實現大規模量產，但在高頻寬記憶體（HBM）上的應用卻意外延期。據Tom's Hardware報道，台積電已將SoIC鍵合間距從9微米縮小至6微米，並規劃到2029年達到4.5微米；英特爾已在其Clearwater Forest伺服器CPU中開始出貨採用Foveros Direct混合鍵合的產品；AMD自首款3D V-Cache起便已量產該技術。然而，JEDEC（固態技術協會）今年早些時候決定提高HBM堆疊高度限制，使得HBM4得以繼續採用成本更低、技術難度較小的微凸塊技術，從而將混合鍵合在HBM中的引入推遲至本十年末的HBM4E和HBM5。

混合鍵合的原理是將兩片晶圓或裸片拋光至近乎完美平坦，然後在加熱加壓下直接鍵合銅焊盤與周圍介質，無需焊料凸塊。由於沒有凸塊塌陷問題，連線密度可大幅提升。AMD曾指出，其互連密度約為傳統2.5D微凸塊堆疊的15倍；台積電2026年技術研討會上展示的資料顯示，面對面混合鍵合可達到每平方毫米約14,000個訊號，而面對面矽通孔（TSV）堆疊僅為約1,500個。

微凸塊技術歷來間距約為40微米，最新記憶體已收緊至10微米左右。混合鍵合則從微凸塊的極限起步並持續微縮：當前領先水平為6微米，4.5微米和3微米代際正在開發中，研究層面已演示亞微米間距。每一步縮小都成倍增加堆疊裸片間的垂直連線數量，使快取裸片或計算模組如同晶片本身的一部分，而非封裝上分立的元件。

混合鍵合分為晶圓對晶圓（Wafer-to-Wafer）和裸片對晶圓（Die-to-Wafer）兩種方式。晶圓對晶圓鍵合將兩片完整圖案化晶圓面對面貼合後再切割，由於對準在晶圓尺度上一次完成，可實現最緊湊的間距和最高的生產效率。imec和EV Group在5月的ECTC（電子元件與技術會議）上演示了200奈米間距、鍵合後對準誤差低於40奈米的晶圓對晶圓鍵合。但這種方式要求兩片晶圓上的裸片尺寸相同，且所有裸片都會被鍵合，包括有缺陷的，因此任何一片晶圓上的單個壞裸片都會導致整對報廢。相比之下，裸片對晶圓鍵合將預先測試過的單個裸片逐顆放置到晶圓上——這正是小晶片和HBM堆疊所需的——因為它允許選擇已知良好裸片，並混合不同尺寸和工藝節點的裸片。但代價是吞吐量較低，因為每顆裸片需依次拾取、對準和放置。ECTC 2026上CEA-Leti展示的最佳裸片對晶圓間距為1微米，比晶圓對晶圓記錄寬鬆約五倍。

鍵合裝置的速度決定了產能。應用材料（Applied Materials）和Besi稱其Kinex平台每小時可處理約1,600次裸片放置，Besi的Chameo鍵合機額定速度接近每小時2,000顆晶片，下一代目標實現50奈米放置精度以支援更細間距。

混合鍵合工藝難度極高，兩個表面必須近乎完美平坦和潔淨。介質層通過範德華力接觸，因此拋光表面粗糙度變化不得超過約0.2奈米，銅焊盤需低於表面幾奈米，以便在200至300℃加熱時膨脹接觸。任何小於1微米的顆粒都會使表面分離，留下跨越多個焊盤的間隙。因此，化學機械平坦化（CMP）步驟中的清潔和平坦度控制對良率至關重要。

在量產進度方面，台積電的SoIC（整合晶片系統）平台在產量上領先。在2026年北美技術研討會上，台積電公佈了間距路線圖：從2023年的9微米推進至2025年的6微米，並計劃2029年達到4.5微米；第二代SoIC在第一代面對面堆疊基礎上增加了面對面鍵合。節點堆疊路線圖並行推進，從當前的N3P-on-N4，到2028年的N2P-on-N2P，再到2029年的A14-on-A14。SoIC混合鍵合堆疊先形成垂直模組，再與HBM一同置於CoWoS封裝中的矽中介層上，業界稱之為3.5D。AMD的MI300是典型案例，其計算和I/O裸片通過混合鍵合堆疊，再與記憶體一起封裝到CoWoS中。SoIC負責前端垂直密度，CoWoS負責後端與記憶體的橫向整合。

產能方面，台積電正在嘉義AP7廠區擴建其最大的先進封裝基地，目標2026年投產。TrendForce分析師估計，SoIC產能將從2024年的每月數千片晶圓起逐年翻倍。客戶包括AMD（其3D V-Cache和MI300加速器是首批SoIC量產產品）以及博通為富士通打造的Monaka CPU。英特爾方面，其Foveros Direct混合鍵合技術已隨Clearwater Forest（基於18A節點的Xeon 6+伺服器處理器，3月在MWC上展示）實現大規模量產。該設計採用9微米銅對銅間距，將計算和I/O模組鍵合到作為有源中介層的基底模組上，英特爾已透露第二代目標為3微米間距。為在領先邏輯節點上實現這一技術，英特爾開發了專用工藝變體18A-PT，增加了標準18A不具備的矽通孔和鍵合支援。

混合鍵合在HBM上的延期出乎業界預料。JEDEC今年提高HBM堆疊高度上限的決定，使HBM4可以繼續使用微凸塊技術，從而推遲了混合鍵合的引入。這意味著混合鍵合在HBM領域的應用預計要到本十年末的HBM4E和HBM5才會出現。這一決策反映了成本與效能的權衡：微凸塊技術成熟且成本較低，而混合鍵合能提供更高密度但工藝更復雜。對AI產業而言，HBM的頻寬和容量是AI加速器效能的關鍵瓶頸，混合鍵合的推遲可能意味著短期內HBM頻寬提升將更多依賴堆疊層數而非互連密度。但長期看，隨著HBM4E和HBM5的到來，混合鍵合有望為HBM帶來又一次效能飛躍。