三星晶圆代工在本周举行的2026年下一代光刻与图案化会议（NGL 2026）上公布了更新后的工艺路线图，核心变化是将1.4nm级节点SF1.4的量产时间从2027年推迟至2029年，并首次确认计划在2030年于1nm级节点SF1A上采用High-NA EUV光刻设备。这一调整意味着SF2（2nm级）系列将成为三星历史上生命周期最长的工艺之一，公司未来三年将重点打磨SF2系列，而非急于推进更先进的节点。

据ZDNet Korea报道，三星晶圆代工在路线图中明确，将在未来三年内专注于优化SF2系列制造工艺，该系列包含SF2P、SF2X、SF2A以及采用背面供电技术的SF2Z。随后，公司计划在2029年推出SF1.4工艺，并在2030年左右过渡到10埃米（即1nm级）节点SF1A。值得注意的是，三星的1nm级节点将与SF1.4+（SF1.4的增强版）共存，这种命名方式在三星历史上并不常见，表明公司将同时拥有采用High-NA EUV的“创新”1nm级工艺，以及依赖成熟Low-NA EUV流程和材料的工艺路线。

三星电子技术部门副总裁朴昌民（Chang Min Park）在会议上表示，公司曾希望在2nm和1.4nm节点上应用High-NA EUV，但该技术仍需进一步改进。他认为，High-NA EUV将从A10及以下节点开始成为必要，目前三星正与多家合作伙伴进行联合开发。三星已购入一台ASML Twinscan EXE:5000 EUV光刻机（数值孔径0.55），并已用于研究超过一年，但公司并不急于在2nm和1.4nm节点上采用该技术，仅计划在2030年将其用于1nm级工艺。

三星推迟SF1.4并延长SF2生命周期的背后，有多重考量。一方面，公司希望集中资源提升SF2系列的良率和产能，使其在商业上更具竞争力。另一方面，三星已与特斯拉签署长期供应协议，将在2033年前为其供应AI5和AI6处理器，确保大客户的供应稳定是当前优先事项。此外，三星还计划最终为EUV光掩模采用pellicle（保护膜），这一改变将影响其常规流程，并可能迫使公司重新考虑部分未来节点的工艺配方。

对芯片制造商而言，High-NA EUV设备的主要挑战在于成本显著高于现有Low-NA EUV系统，这会大幅增加晶圆厂建设成本，并可能影响芯片价格。同时，High-NA EUV的曝光场更小，大型芯片可能需要拼接（die stitching），从而增加设计复杂度，这在一定程度上削弱了其相比Low-NA EUV在减少多重图案化方面的性能优势。此外，High-NA EUV还需要改进光刻胶、掩模、pellicle、量测、检测和计算光刻等配套技术。因此，芯片制造商需权衡何时使用昂贵的High-NA EUV单次图案化，何时继续使用日益成熟的0.33-NA EUV多重图案化。

在行业层面，英特尔计划在部分14A技术中使用High-NA EUV工具，而台积电则将High-NA EUV视为2030年代的技术。三星此次明确将High-NA EUV引入时间定在2030年，与台积电的节奏相近，但晚于英特尔。这一决策反映出三星在先进节点竞争中的策略调整：不再单纯追求节点推进速度，而是更注重工艺的成熟度和客户需求。对于AI芯片投资者而言，三星的路线图变化可能影响其代工业务的竞争力，以及ASML High-NA EUV设备的订单节奏，值得持续关注。