三星晶圓代工在本週舉行的2026年下一代光刻與圖案化會議（NGL 2026）上公佈了更新後的工藝路線圖，核心變化是將1.4nm級節點SF1.4的量產時間從2027年推遲至2029年，並首次確認計劃在2030年於1nm級節點SF1A上採用High-NA EUV光刻裝置。這一調整意味著SF2（2nm級）系列將成為三星曆史上生命週期最長的工藝之一，公司未來三年將重點打磨SF2系列，而非急於推進更先進的節點。

據ZDNet Korea報道，三星晶圓代工在路線圖中明確，將在未來三年內專注於最佳化SF2系列製造工藝，該系列包含SF2P、SF2X、SF2A以及採用背面供電技術的SF2Z。隨後，公司計劃在2029年推出SF1.4工藝，並在2030年左右過渡到10埃米（即1nm級）節點SF1A。值得注意的是，三星的1nm級節點將與SF1.4+（SF1.4的增強版）共存，這種命名方式在三星曆史上並不常見，表明公司將同時擁有采用High-NA EUV的“創新”1nm級工藝，以及依賴成熟Low-NA EUV流程和材料的工藝路線。

三星電子技術部門副總裁樸昌民（Chang Min Park）在會議上表示，公司曾希望在2nm和1.4nm節點上應用High-NA EUV，但該技術仍需進一步改進。他認為，High-NA EUV將從A10及以下節點開始成為必要，目前三星正與多家合作伙伴進行聯合開發。三星已購入一台ASML Twinscan EXE:5000 EUV光刻機（數值孔徑0.55），並已用於研究超過一年，但公司並不急於在2nm和1.4nm節點上採用該技術，僅計劃在2030年將其用於1nm級工藝。

三星推遲SF1.4並延長SF2生命週期的背後，有多重考量。一方面，公司希望集中資源提升SF2系列的良率和產能，使其在商業上更具競爭力。另一方面，三星已與特斯拉簽署長期供應協議，將在2033年前為其供應AI5和AI6處理器，確保大客戶的供應穩定是當前優先事項。此外，三星還計劃最終為EUV光掩模採用pellicle（保護膜），這一改變將影響其常規流程，並可能迫使公司重新考慮部分未來節點的工藝配方。

對晶片製造商而言，High-NA EUV裝置的主要挑戰在於成本顯著高於現有Low-NA EUV系統，這會大幅增加晶圓廠建設成本，並可能影響芯片價格。同時，High-NA EUV的曝光場更小，大型晶片可能需要拼接（die stitching），從而增加設計複雜度，這在一定程度上削弱了其相比Low-NA EUV在減少多重圖案化方面的效能優勢。此外，High-NA EUV還需要改進光刻膠、掩模、pellicle、量測、檢測和計算光刻等配套技術。因此，晶片製造商需權衡何時使用昂貴的High-NA EUV單次圖案化，何時繼續使用日益成熟的0.33-NA EUV多重圖案化。

在行業層面，英特爾計劃在部分14A技術中使用High-NA EUV工具，而台積電則將High-NA EUV視為2030年代的技術。三星此次明確將High-NA EUV引入時間定在2030年，與台積電的節奏相近，但晚於英特爾。這一決策反映出三星在先進節點競爭中的策略調整：不再單純追求節點推進速度，而是更注重工藝的成熟度和客戶需求。對於AI晶片投資者而言，三星的路線圖變化可能影響其代工業務的競爭力，以及ASML High-NA EUV裝置的訂單節奏，值得持續關注。