AMD 在週四的 Advancing AI 活動上正式披露了其下一代資料中心處理器 Venice-X 的詳細規格。這款基於 Zen 6 微架構的晶片計劃於 2027 年下半年 上市，是 AMD 重返 3D V-Cache 技術應用於伺服器 CPU 產品線的最新力作。

Venice-X 的核心配置為 96 個核心，並集成了驚人的 1152MB 3D V-Cache L3 快取，最高加速頻率可達 5.15 GHz。與上一代採用 3D V-Cache 的 Genoa-X（96 核 Epyc 9684X 最高 3.7 GHz）相比，頻率提升顯著。AMD 此前在 Milan-X 和 Genoa-X 上推出過類似的大快取變體，但未在 Turin 代際推出對應產品，此次 Venice-X 的迴歸填補了這一空白。

在記憶體子系統上，Venice-X 支援 16 通道 記憶體，相容標準 DDR5 RDIMM（最高 8000 MT/s）或新型 MRDIMM（最高 12800 MT/s），可提供高達 1.6 TB/s 的聚合記憶體頻寬。AMD 表示，Venice 系列整體的記憶體頻寬相比 Turin 代際幾乎翻了三倍，主要得益於 MRDIMM 帶來的速度提升。

Venice-X 是 AMD 資料中心 Zen 6 系列的四款變體之一，主要瞄準 HPC（高效能運算） 工作負載。它使用與標準 Venice 系列相同的 SP7 插槽，而另一款面向不同場景的變體 Verano 則將採用 SP8 插槽。標準 Venice 晶片本身已支援高達 1024MB 的 L3 快取（分佈在 256 個核心上），而 Venice-X 將同樣龐大的快取集中服務於更少但更強的 96 個核心，這對快取敏感的 HPC 應用尤為有利。

AMD 尚未公佈 Venice-X 的效能預測或其他細節。考慮到其 2027 年下半年的上市時間，距離正式面世仍有相當一段時間。該產品的推出將進一步鞏固 AMD 在資料中心 CPU 市場的競爭力，尤其是在需要大容量快取和高頻率的 AI 訓練、科學模擬等前沿計算領域。