在SEMICON Taiwan 2026展会期间，花旗、野村和瑞银三家机构的调研共同揭示了一个趋势：AI半导体的扩产正从单纯的芯片制造向前端延伸，转向涵盖先进封装、光互连和测试的全链条扩张。本届展会呈现六大亮点，包括先进封装向3D系统集成升级、CoWoS持续扩产并向OSAT转移、CPO加速量产、测试成为新瓶颈、关键设备交期拉长，以及AI ASIC生态进一步成熟。

三家机构关注重点各有侧重。瑞银聚焦台积电的3DFabric及先进封装扩产，将2027年底CoWoS产能预测上调至26万片/月；花旗则聚焦CPO制造环节，重点关注主动耦合与自动化键合技术；野村将目光投向测试和设备，认为EIC/PIC键合后的测试可能成为CPO量产瓶颈，并发现部分设备交期已拉长至两年。

从产业趋势看，先进封装正从单一封装技术向3D系统级集成演进，CPO的核心矛盾也从技术验证转向规模化制造和测试。随着AI芯片性能提升，封装、光互连和测试的重要性持续上升，产业链扩产正在向后端延伸。同时，设备和厂房等产能约束开始显现，AI ASIC也成为新的增长点。

台积电在展会上系统展示了应对AI算力增长的3DFabric路线，先进封装与光互连成为两条重要主线。据瑞银报告，台积电5.5倍光罩尺寸CoWoS已实现量产，良率超过98%；2028年将扩展至14倍光罩，并支持20层HBM堆叠，2029年计划进一步支持24层HBM。面板级封装也在加速推进，设备供应商对台积电CoPoS（310×310mm²）的量产信心增强，台积电目标于2027年中期完成工艺和设备选型，2028年实现量产。值得注意的是，台积电对2027年下半年的CoWoS扩产节奏似乎趋于谨慎，部分CoW外包业务可能更多交由ASE承接，这意味着先进封装的产能扩张正从台积电内部向OSAT厂商外溢。

光互连是台积电3DFabric向系统级集成延伸的另一路径。瑞银称，台积电展示的COUPE路线图计划于2026年实现200G/通道，并在2030年提升至400G/通道。其背后的核心矛盾是AI计算能力增长逐渐超过系统I/O带宽的提升速度。台积电演讲者指出，AI计算需求正以每两年约3倍的速度增长，而I/O带宽增速仅约1.4倍。随着传输频率和距离提高，铜互连的局限性日益突出，光互连因此成为解决系统级通信瓶颈的重要方向。

CPO从技术验证走向规模化量产后，产业链挑战正从“能不能做”转向“能不能稳定、高效地做出来”。花旗指出，CPO制造涉及EIC、PIC、透镜及光纤/FAU等多部件集成，其中主动耦合需要实时光功率反馈和多轴定位。进入大规模生产后，行业需进一步提升对准速度、并行处理能力和自动化键合水平。

测试则成为另一大瓶颈。野村重点关注Insertion 2，即EIC与PIC完成晶圆键合后的测试环节。由于当前测试吞吐量偏低，产业链已开始讨论是否可跳过该环节。但野村认为，虽然取消Insertion 2能缩短生产周期，但部分测试项目无法由后续环节覆盖，该步骤仍有助于判断晶圆良率、厘清供应链责任。测试效率与覆盖率之间的取舍，正成为CPO量产必须解决的问题。

瑞银则预计，行业可能逐步简化Insertion 2，同时提高对Insertion 3（单颗光学引擎测试）的依赖。测试设备厂商致茂电子在展会上提出，CPO测试可能向“shift-to-middle”转变：对于高密度扩展型交换机，若任一光学引擎存在缺陷，可能导致CoWoS级封装报废，因此Insertion 3的100%已知良品验证可能成为量产的必要条件。

整体而言，三家机构的调研共同指向同一变化：AI半导体的扩产正从“前端增产”走向“全链条扩产”，封装、CPO、测试及设备有望成为下一阶段的关键环节。