在 Hot Chips 2026 大会第二天的下午议程中，Meta 展示了其定制 AI 芯片的最新进展。该公司在会上介绍了其 MTIA（Meta 训练与推理加速器）系列，并重申了今年早些时候公布的路线图：计划在未来两年内推出四代加速器，分别为 MTIA 300、400、450 和 500。这一系列芯片旨在更好地匹配 Meta 自身的工作负载，并减少对通用硬件供应商的依赖。
Meta 在演讲中首先回顾了其深度学习推荐模型（DLRM）的训练挑战。该公司每天需要生成数百万条推荐，而这些任务高度受限于内存带宽，导致 GPU 在训练 DLRM 时面临内存和 FLOPS 利用率瓶颈，以及高昂的总拥有成本（TCO）。为此，Meta 开发了 MTIA 作为其首款 DLRM 训练芯片。
MTIA 300 是一款专用固定功能芯片，旨在超越 GPU 在 DLRM 训练中的表现。该芯片包含 72 个处理单元（PE）和 16 个消息单元（ME），并搭配 216GB 的 HBM3e 内存。其计算 die 采用 3nm 工艺，I/O die 采用 5nm 工艺。Meta 表示，MTIA 300 在性能上与 GPU 持平，但 TCO 更具竞争力，凭借高内存和缓存带宽以及专用单元，在前向和后向传播模型上实现了超过 1.8 倍的加速。
基于 MTIA 300 的成功经验，Meta 推出了 MTIA 400，该芯片回归推理定位，不仅用于推荐，还面向更广泛的推理场景。MTIA 400 在硅片层面进行了多项根本性改进：采用更多类型的 chiplets（计算、SoC 和 I/O），增加了核心计算硬件，并引入硬件 MXFP4 支持以提升 FLOPS。此外，MTIA 400 在内存方面也有重大变化，为 DLRM 引入了两种嵌入缓存。
在封装层面，MTIA 400 包含两个计算 chiplets，位于中央，内部集成核心计算引擎和集合引擎；两侧是 HBM 堆栈；顶部是 SoC chiplet，通过 PCIe Gen6 提供主机连接；底部是两个网络 chiplets。计算 chiplet 内部采用 8×6 的 PE 网格，并额外增加一行 PE 用于冗余。每个 PE 包含多个固定功能块，包括点积计算寄存器和跨 PE 归约单元，Meta 提升了 MAC 阵列密度，显著增强了 GEMM 性能。此外，PE 还包含一个特殊功能单元（SFU），用于处理非线性函数和数据类型转换，并支持单周期抓取 64 个元素的专用 gather 操作。
MTIA 400 还支持 MXFP4 格式，通过共享指数实现更高精度。Meta 支持 MX4、MS8 和 MS8S（一种用于训练的 16×16 FP8 块格式）。每个 PE 还集成了两个基于 RISC-V 的 CPU-P 核心，包含标量和向量核心，用于通用向量操作。在非核心部分，MTIA 400 采用 8 堆 HBM3e 内存，提供 9.4TB/s 的带宽。
Meta 的演讲凸显了 AI 加速器已成为 Hot Chips 大会最大的赛道，超越了 CPU，反映了业界在定制芯片上的大量投入。Meta 强调，自研芯片能更好地匹配其预期工作负载，并避免支付通用硬件供应商的溢价。随着 AI 推理需求在数据中心中持续增长，Meta 预计将需要大量此类芯片。
此次发布对 AI 芯片产业链具有多重含义。一方面，Meta 的自研芯片可能降低其对英伟达等主要 GPU 供应商的依赖，影响市场格局。另一方面，MTIA 系列采用台积电的先进制程（3nm/5nm）和 HBM3e 内存，有望带动相关半导体制造和存储需求。此外，MTIA 400 的 FP4 支持和 72 节点扩展能力，可能推动 AI 推理效率的提升，对模型部署成本产生积极影响。
Meta 的路线图显示，MTIA 450 和 500 将在未来两年内陆续推出，进一步丰富其 AI 加速器产品线。随着这些芯片的部署，Meta 有望在 AI 推理领域实现更高的性能和成本效益，同时为整个行业提供更多元的硬件选择。