在 Hot Chips 2026 大會第二天的下午議程中，Meta 展示了其定製 AI 晶片的最新進展。該公司在會上介紹了其 MTIA（Meta 訓練與推理加速器）系列，並重申了今年早些時候公佈的路線圖：計劃在未來兩年內推出四代加速器，分別為 MTIA 300、400、450 和 500。這一系列晶片旨在更好地匹配 Meta 自身的工作負載，並減少對通用硬體供應商的依賴。
Meta 在演講中首先回顧了其深度學習推薦模型（DLRM）的訓練挑戰。該公司每天需要生成數百萬條推薦，而這些任務高度受限於記憶體頻寬，導致 GPU 在訓練 DLRM 時面臨記憶體和 FLOPS 利用率瓶頸，以及高昂的總擁有成本（TCO）。為此，Meta 開發了 MTIA 作為其首款 DLRM 訓練晶片。
MTIA 300 是一款專用固定功能晶片，旨在超越 GPU 在 DLRM 訓練中的表現。該晶片包含 72 個處理單元（PE）和 16 個訊息單元（ME），並搭配 216GB 的 HBM3e 記憶體。其計算 die 採用 3nm 工藝，I/O die 採用 5nm 工藝。Meta 表示，MTIA 300 在效能上與 GPU 持平，但 TCO 更具競爭力，憑藉高記憶體和快取頻寬以及專用單元，在前向和後向傳播模型上實現了超過 1.8 倍的加速。
基於 MTIA 300 的成功經驗，Meta 推出了 MTIA 400，該晶片迴歸推理定位，不僅用於推薦，還面向更廣泛的推理場景。MTIA 400 在矽片層面進行了多項根本性改進：採用更多型別的 chiplets（計算、SoC 和 I/O），增加了核心計算硬體，並引入硬體 MXFP4 支援以提升 FLOPS。此外，MTIA 400 在記憶體方面也有重大變化，為 DLRM 引入了兩種嵌入快取。
在封裝層面，MTIA 400 包含兩個計算 chiplets，位於中央，內部集成核心計算引擎和集合引擎；兩側是 HBM 堆疊；頂部是 SoC chiplet，通過 PCIe Gen6 提供主機連線；底部是兩個網路 chiplets。計算 chiplet 內部採用 8×6 的 PE 網格，並額外增加一行 PE 用於冗餘。每個 PE 包含多個固定功能塊，包括點積計算暫存器和跨 PE 歸約單元，Meta 提升了 MAC 陣列密度，顯著增強了 GEMM 效能。此外，PE 還包含一個特殊功能單元（SFU），用於處理非線性函式和資料型別轉換，並支援單週期抓取 64 個元素的專用 gather 操作。
MTIA 400 還支援 MXFP4 格式，通過共享指數實現更高精度。Meta 支援 MX4、MS8 和 MS8S（一種用於訓練的 16×16 FP8 塊格式）。每個 PE 還集成了兩個基於 RISC-V 的 CPU-P 核心，包含標量和向量核心，用於通用向量操作。在非核心部分，MTIA 400 採用 8 堆 HBM3e 記憶體，提供 9.4TB/s 的頻寬。
Meta 的演講凸顯了 AI 加速器已成為 Hot Chips 大會最大的賽道，超越了 CPU，反映了業界在定製晶片上的大量投入。Meta 強調，自研晶片能更好地匹配其預期工作負載，並避免支付通用硬體供應商的溢價。隨著 AI 推理需求在資料中心中持續增長，Meta 預計將需要大量此類晶片。
此次釋出對 AI 晶片產業鏈具有多重含義。一方面，Meta 的自研晶片可能降低其對輝達等主要 GPU 供應商的依賴，影響市場格局。另一方面，MTIA 系列採用台積電的先進製程（3nm/5nm）和 HBM3e 記憶體，有望帶動相關半導體制造和儲存需求。此外，MTIA 400 的 FP4 支援和 72 節點擴充套件能力，可能推動 AI 推理效率的提升，對模型部署成本產生積極影響。
Meta 的路線圖顯示，MTIA 450 和 500 將在未來兩年內陸續推出，進一步豐富其 AI 加速器產品線。隨著這些晶片的部署，Meta 有望在 AI 推理領域實現更高的效能和成本效益，同時為整個行業提供更多元的硬體選擇。