晶圆级芯片正在成为 AI 算力产业的新焦点。今年，OpenAI 与 Cerebras 签订了一份为期三年的算力采购协议，涉及最高 750MW 的计算容量，分批在 2028 年前交付，外界估算这份协议的潜在总价值超过 200 亿美元。Cerebras 的产品正是晶圆级芯片，采用整晶圆一体制造方式，完全靠光刻能力将整张晶圆制造成一个芯片。今年 Cerebras 也在美股上市，上市后首季财报显示营收达 1.93 亿美元、同比增 94%，云服务收入同比增 178%。
Cerebras 的订单让晶圆级芯片从制造技术问题变成计算产业问题。与此同时，押注晶圆尺度的不止 Cerebras：特斯拉重启 Dojo 3；中国高校、科研机构和企业也陆续公布了 12 英寸验证样机、多芯粒原型和产品规划。晶圆级芯片正在变成 AI 算力产业的现实选择。
AI 系统为何需要走向晶圆级？瓶颈正从计算转向数据搬运。模型运行时，权重和激活值需要在计算与存储之间反复传输，多颗芯片还要持续交换和同步数据。数据一旦离开芯片，就要经过封装 I/O、PCB、网卡、交换芯片和光模块。集群越大，花在通信上的功耗和成本越高，新增 GPU 也越难转化为等比例的有效算力。
产业目前有两种解决思路。一种方式是继续扩大机架级计算域，例如英伟达的 GB200 NVL72 把 72 颗 GPU 通过 NVLink 组织为一个液冷机架；华为的 CloudMatrix 384 则以 384 颗昇腾 910C 和高速互连构成超节点，把机架做得更像一台计算机。另一种方式是缩短物理距离——晶圆级系统把原本发生在板间、机柜间的数据交换压缩到封装内甚至晶圆内，用毫米级互连替代厘米级、米级网络。它的核心价值不是增加更多计算单元，而是减少数据搬运。
两条路线各有取舍。超节点软件生态成熟，更容易扩容和更换硬件，但要承担更高的网络成本；晶圆级系统以高度定制的制造、供电、散热和软件换取更高带宽、更低延迟和更高能效。今年 7 月，AMD 与 Cerebras 公布分离式推理合作，由 AMD Helios 负责计算密集的 prefill，Cerebras WSE 负责延迟敏感的 decode。两家公司测算，这种组合相较单独使用 WSE，Token/瓦最高可提升 5 倍。这说明，晶圆级芯片未必取代 GPU，更可能成为异构数据中心的一层，接管通信密集、延迟敏感的工作负载。
晶圆级芯片有两条技术路线。传统大芯片首先受光刻尺寸约束，先进光刻单次曝光覆盖区域约 800 多平方毫米，即掩模尺寸极限。以英伟达 H100 为例，其裸片面积约 814 平方毫米，已接近这一范围。产业界通常所说的“晶圆级芯片”实际包含两类系统：第一类是整片晶圆单一逻辑系统，Cerebras 的 Wafer Scale Engine（WSE） 是最典型且已形成商业交付的产品。WSE-3 采用 5nm 工艺，面积 46,225 平方毫米，集成 4 万亿晶体管、90 万个 AI 核心，峰值算力 125 PFLOPS。高度一体化使 Cerebras 必须控制晶圆级封装、供电、液冷、整机、编译器和集群软件等更多产业环节，实际销售的不是一颗标准芯片，而是一套从硅片延伸到云服务的计算系统。
第二类是重构式多芯粒晶圆级系统，先制造、切割和测试芯粒，再把已知良品重新集成到晶圆尺度的互连平台上。Tesla Dojo 是最具代表性的案例：Tesla 负责 D1 芯片、训练架构和软件，台积电通过 InFO_SoW 晶圆级扇出封装，将 25 颗 D1 芯片组成一个 Training Tile。与 Cerebras 相比，这条路线不需要让存在缺陷的整片逻辑晶圆继续工作，可降低前端制造良率风险，也更容易混合不同工艺、不同功能的芯粒。Dojo 之后，台积电把晶圆级集成从单一客户项目扩展为通用代工平台，其 SoW-X 计划进一步集成逻辑芯粒、HBM 和 I/O，目标在 2027 年进入生产。此外，晶圆级封装、混合键合和 3D 堆叠等工艺虽在晶圆阶段完成部分工作，但最终产品可能仍是普通尺寸封装，它们是晶圆级计算的技术基础，却不等于晶圆级计算系统。
中国晶圆级芯片也有新进展。高校方面，2025 年清华大学尹首一、胡杨团队有三项晶圆级计算成果进入 ISCA，覆盖全晶圆计算拓扑、集成架构和大模型推理映射三个层次。论文实验中，其拓扑方案相对 Dojo 实现 2.39 倍吞吐提升；集成架构在相同成本模型下实现 2.90 倍算力、2.11 倍通信带宽和 11.23 倍内存带宽；WSC-LLM 映射方案相对论文选定的 GPU 集群，平均性能提升 3.12 倍。团队还联合清微智能成功研制了 12 寸晶圆级 AI 芯片验证样机，实现“一片晶圆即一颗芯片”。
另一项成果是中国科学院计算技术研究所等机构研制的“映天湖”，由中科院计算所、中国电子科技集团公司第五十八研究所和无锡芯光互连技术研究院共同完成，采用“计算模组+互连基板”解耦架构，兼容 CPU、AI、DSP、交换和存储等不同芯粒。论文披露，团队完成了由 16 个计算模组组成的原型系统，相关芯片采用 TSMC 28nm 工艺流片，单晶圆达到千万亿次计算能力，高性能线性代数和深度学习推理任务指标分别改善约 1.45 倍和 1.78 倍。
今年，中科院计算所团队还提出 Ouroboros，一种基于晶圆级 SRAM 的存算一体架构，在一块 12 英寸晶圆上集成 54GB 的 SRAM，足以让主流 7B、13B 乃至更大模型的参数、激活值和 KV Cache 完全驻留在第一级存储中。平均吞吐量达到现有顶尖系统的 4.1 倍，平均能效提升至 4.2 倍；在 13B 参数模型上吞吐量最高达 9.1 倍，能效比提升到 17 倍，单晶圆推理 Llama 13B 模型在 WikiText-2 数据集上系统吞吐量可稳定达到 15 万 tokens/s。
企业侧也开始释放产品化信号。今年 5 月，新紫光集团发布“紫弦”三维化近存计算架构，采用 3D DRAM 与首创的 3.5D 异质异构集成路线，存储带宽可达 30TB/s，优于行业最新 HBM4 标准；PNM 近存计算模式下访存延迟最大降低 18 倍；模拟仿真显示，同等算力条件下 Token 吞吐率较国际旗舰级产品高出 1.5 至 2 倍以上。新紫光集团联席总裁陈杰表示，“紫弦”架构将 10 到 20 颗不同种类的裸片集成在单一芯片内，已逼近单芯片微缩的物理边界，下一步更深度的集成必须依托晶圆级技术。清微智能的可重构计算已从 1.0、2.0 发展到 3.0，下一步将进入面向晶圆级计算的 4.0；产品从 TX81 演进到 TX82，再到规划中的晶圆级芯片。互连环节，井芯微电子推出软件定义互连芯片和桥接产品，其 SDI3210 最多支持 32 个端口或 32 路高速通道，PRB0400 PCIe Gen2/RapidIO Gen2 桥接芯片已量产，2026 年又发布面向晶上系统的 RDMA 对等通信 IP 和专用中间件。
当前，晶圆级计算已经从技术验证走向产业验证。接下来比拼的不再是面积和晶体管数量，而是真实负载下的性能、功耗、成本和交付能力。它不会取代 GPU 和超节点，但可能率先进入通信密集的 AI 推理与专用计算。对中国而言，机会不是复制一颗 WSE，而是把芯粒、互连、封装和软件组合成可用的晶圆级系统。晶圆级芯片，将成为下一个竞争关键。