台积电在2026年6月举行的IEEE/JSAP VLSI研讨会上，以论文T1.5的形式正式介绍了其A16工艺——公司首个埃米级CMOS平台。该工艺将增强型纳米片栅极环绕晶体管与背面供电网络集成于一体，标志着芯片供电架构从传统的正面金属层向晶圆背面的根本性转移。

A16的核心创新在于超级电源轨（Super Power Rail，简称SPR）。这是一种背面直接接触供电方案，目标直指AI与高性能计算（HPC）芯片中日益密集的电源网格与复杂的信号布线需求。与仍将电源与信号混叠在正面金属堆栈中的传统做法不同，SPR将主配电网络移至硅片背面，通过背面过孔与接触孔直接连接晶体管的源漏区域，从而将珍贵的正面布线资源完全释放给时序关键的信号互连。

根据VLSI摘要披露的性能数据，与N2P工艺相比，A16在相同功耗下可实现8%至10%的速度提升，或在相同速度下降低15%至20%的功耗，同时带来8%至10%的芯片密度增益。台积电给出的量产时间表为2026年第四季度。

这一架构变革背后的技术驱动力十分明确。在先进制程节点下，正面金属层拥塞日益严重，传统电源轨与信号线争夺有限的布线通道。随着供电电压持续下降、电流密度不断攀升，电阻性电压损失（即IR压降）变得愈发难以控制。对于拥有大规模同时开关电流、长距离全局互连以及高SRAM缓存占比的AI加速器而言，IR压降会直接侵蚀有效晶体管驱动能力，迫使设计者在时序收敛时加入更多缓冲器或放大单元尺寸，进而推高功耗与面积。

SPR通过将电源与信号物理分离，构建了一条更低电阻的VDD/VSS供电路径。台积电的公开资料指出，该方案不仅显著降低了IR压降，还通过让正面布线专注于信号传输来提升逻辑密度与性能。值得注意的是，VLSI技术摘要特别强调，A16-SPR采用了背面直接接触供电架构、正背面金属层以及3D MIM电容器，表明这并非简单的布线重排，而是一个完整的工艺集成模块。

在设计与工艺协同优化（DTCO）层面，台积电强调SPR保留了N2P的栅极密度与NanoFlex设计灵活性。这意味着设计者仍可在性能、功耗与面积之间进行单元布局调优，而不必被锁定在单一的约束性单元模板中。对于需要将方案真正落地到量产产品的芯片团队而言，这一点比单纯的测试芯片演示更具实际价值。

从产业视角观察，A16的定位介于传统二维微缩与未来三维逻辑集成之间。纳米片器件负责栅极控制，而背面供电则直击互连与供电瓶颈。在VLSI 2026的舞台上，台积电传递的核心信息是：A16已作为平台级技术完成验证并迈向生产，背面供电不再是遥远的研究概念，而是即将进入制造现实的工程能力。对于正竞相突破功耗墙与布线拥塞瓶颈的AI算力芯片赛道，这一架构切换将重塑从物理设计到系统能效的底层逻辑。