台積電在2026年6月舉行的IEEE/JSAP VLSI研討會上，以論文T1.5的形式正式介紹了其A16工藝——公司首個埃米級CMOS平台。該工藝將增強型奈米片柵極環繞電晶體與背面供電網路集成於一體，標誌著晶片供電架構從傳統的正面金屬層向晶圓背面的根本性轉移。

A16的核心創新在於超級電源軌（Super Power Rail，簡稱SPR）。這是一種背面直接接觸供電方案，目標直指AI與高效能運算（HPC）晶片中日益密集的電源網格與複雜的訊號佈線需求。與仍將電源與訊號混疊在正面金屬堆疊中的傳統做法不同，SPR將主配電網絡移至矽片背面，通過背面過孔與接觸孔直接連線電晶體的源漏區域，從而將珍貴的正面佈線資源完全釋放給時序關鍵的訊號互連。

根據VLSI摘要披露的效能資料，與N2P工藝相比，A16在相同功耗下可實現8%至10%的速度提升，或在相同速度下降低15%至20%的功耗，同時帶來8%至10%的晶片密度增益。台積電給出的量產時間表為2026年第四季度。

這一架構變革背後的技術驅動力十分明確。在先進製程節點下，正面金屬層擁塞日益嚴重，傳統電源軌與訊號線爭奪有限的佈線通道。隨著供電電壓持續下降、電流密度不斷攀升，電阻性電壓損失（即IR壓降）變得愈發難以控制。對於擁有大規模同時開關電流、長距離全域性互連以及高SRAM快取佔比的AI加速器而言，IR壓降會直接侵蝕有效電晶體驅動能力，迫使設計者在時序收斂時加入更多緩衝器或放大單元尺寸，進而推高功耗與面積。

SPR通過將電源與訊號物理分離，構建了一條更低電阻的VDD/VSS供電路徑。台積電的公開資料指出，該方案不僅顯著降低了IR壓降，還通過讓正面佈線專注於訊號傳輸來提升邏輯密度與效能。值得注意的是，VLSI技術摘要特別強調，A16-SPR採用了背面直接接觸供電架構、正背面金屬層以及3D MIM電容器，表明這並非簡單的佈線重排，而是一個完整的工藝整合模組。

在設計與工藝協同最佳化（DTCO）層面，台積電強調SPR保留了N2P的柵極密度與NanoFlex設計靈活性。這意味著設計者仍可在效能、功耗與面積之間進行單元佈局調優，而不必被鎖定在單一的約束性單元模板中。對於需要將方案真正落地到量產產品的晶片團隊而言，這一點比單純的測試晶片演示更具實際價值。

從產業視角觀察，A16的定位介於傳統二維微縮與未來三維邏輯整合之間。奈米片器件負責柵極控制，而背面供電則直擊互連與供電瓶頸。在VLSI 2026的舞台上，台積電傳遞的核心資訊是：A16已作為平台級技術完成驗證並邁向生產，背面供電不再是遙遠的研究概念，而是即將進入製造現實的工程能力。對於正競相突破功耗牆與佈線擁塞瓶頸的AI算力晶片賽道，這一架構切換將重塑從物理設計到系統能效的底層邏輯。