英特爾週一宣佈，其採用High-NA EUV光刻機處理的300毫米晶圓數量已超過100萬片，距離首台裝置組裝完成不到兩年半。這一里程碑使英特爾在High-NA EUV的累計使用量上超過了行業其他公司的總和，成為該技術領域無可爭議的先行者。

英特爾目前擁有兩台ASML Twinscan EXE:5000光刻機以及至少一台EXE:5200B掃描機。今年早些時候，英特爾已認證High-NA EUV可用於其18A製程，這些裝置目前正用於生產部分Panther Lake處理器。值得注意的是，截至2025年2月底，英特爾使用High-NA工具處理的晶圓約為3萬片，而到2026年9月已突破百萬片，累計利用率實現了巨大飛躍。這一增長不僅得益於裝置數量的增加（從兩台EXE:5000擴充套件到三台，並引入速度更快的EXE:5200B），更反映了英特爾在High-NA工藝成熟度上的快速提升。

英特爾在High-NA領域的領先地位也體現在與ASML的對比中。ASML今年4月宣佈，其已出貨的所有High-NA EUV掃描機累計處理晶圓數超過50萬片，可用率超過80%。而英特爾一家就處理了超過100萬片，這意味著其High-NA使用量已超過全球其他所有廠商的總和。

在推進High-NA量產的同時，英特爾也在積極推動6×12英寸光罩的研發，以解決High-NA EUV帶來的拼接（stitching）問題。傳統0.33-NA EUV採用4倍放大，配合6英寸光罩可曝光26×33毫米的完整場域；而0.55-NA High-NA EUV採用各向異性的4倍/8倍放大，同樣6×6英寸光罩在晶圓上只能提供約26×16.5毫米的半場。因此，對於原本適合常規EUV場域的大型晶片，High-NA必須通過兩次曝光拼接完成，這帶來了多重挑戰。

拼接首先會顯著降低產能：在EXE:5200B上，吞吐量從每小時175片降至每小時125片。其次，晶片設計必須考慮拼接限制，導致佈局自由度下降。更關鍵的是，兩次曝光必須極其精確地對準，任何微小偏差都可能導致跨拼接邊界的線條或通孔變形、互連斷裂，從而產生缺陷、降低良率——這對大型CPU和GPU晶片而言代價尤為高昂。

為擺脫拼接，業界（以英特爾為首）計劃轉向更大的6×12英寸光罩，從而在一次曝光中實現完整的26×33毫米場域。然而，這一轉變並非易事。光罩尺寸翻倍意味著整個光罩生態系統需要重大調整，包括掩膜版基板、沉積、蝕刻、檢測、計量、清潔、保護膜、光罩寫入機以及處理系統等。更重要的是，High-NA EUV掃描機本身也可能需要修改或重新設計以適應更大的光罩，這將是半導體供應鏈的一次大規模重組。

目前，ASML和英特爾均未確認現有或規劃中的High-NA EUV掃描機能否改造以支援更大光罩。根據ASML的路線圖，2033年前後推出的所有High-NA EUV機型均圍繞6×6英寸掩膜版和拼接設計。因此，行業是否會轉向6×12英寸光罩仍是未知數，但英特爾顯然是推動這一變革的主要倡導者。

如果這一努力最終成功，英特爾將有望在數十年內定義投影光刻的新標準，從而獲得難以估量的先發優勢。這不僅關乎英特爾自身的製程競爭力，也可能重塑整個半導體制造裝置與材料供應鏈的格局。對於關注AI算力基礎設施的投資者而言，High-NA EUV的成熟與普及將直接影響未來幾代先進晶片的成本與效能，進而牽動AI晶片的供給與定價。