輝達近日通過官方開發者部落格詳細介紹了其 Vera CPU 的架構設計，核心亮點是專為 智慧體 AI（Agentic AI） 工作負載打造的 Olympus 核心。與傳統的雲 CPU 優先考慮核心密度和均勻工作負載的吞吐量不同，Vera CPU 將重點放在了最大化單執行緒效能上，以應對智慧體 AI 中大量不規則、分支密集且對延遲敏感的軟體路徑。
智慧體 AI 的工作模式與以往不同：智慧體在沙盒中執行程式碼、呼叫工具、檢索上下文、與資料庫互動並分析結果，然後將資訊返回給模型。這些迴圈在 AI 工廠中併發執行，使得 CPU 效能直接決定了每個智慧體的響應速度和整個工廠的吞吐量。輝達指出，智慧體工作負載對 CPU 提出了四項關鍵要求：即使在插槽滿載時也要有強大的單執行緒效能；每個核心有足夠的記憶體頻寬以維持多個活躍執行上下文的資料供應；併發下可預測的延遲；以及高效處理不規則控制流、長依賴鏈和指標密集型資料結構。
Olympus 核心 是 Vera CPU 的計算引擎，從零開始設計以最大化每週期指令數（IPC）。其前端採用了最佳化的分支預測器，包括一個 神經分支預測器，旨在提高對困難、統計偏差分支模式的預測準確性，減少錯誤執行路徑。配合一個 10-wide 的解碼引擎，每個週期能向核心輸送更多指令，這對於處理智慧體執行時、直譯器、編譯器、圖分析等大型、分支密集的軟體棧至關重要。
在核心的中段（Mid Core），Vera CPU 通過寬重新命名與分配引擎、大型重排序緩衝區和大量物理暫存器，實現了更深的亂序執行。記憶體重新命名、值預測和關鍵路徑加速 等依賴項打破技術，有助於減少指標密集型程式碼和序列化操作帶來的停頓，從而在長依賴鏈中挖掘出隱藏的並行性。
在記憶體子系統方面，Vera CPU 採用了 可擴充套件一致性架構（Scalable Coherency Fabric），提供高達 3.4 TB/s 的片上頻寬和統一快取。它支援 SOCAMM2 LPDDR5X 記憶體模組，可提供最高 1.2 TB/s 的聚合頻寬，同時具備高可靠性、可用性和可維護性（RAS）以及高能效。這種記憶體架構旨在為每個活躍的執行上下文持續供應資料，避免因記憶體瓶頸拖累智慧體的執行進度。
在互聯與安全方面，Vera CPU 通過 NVLink-C2C 實現一致性、可擴充套件的資料移動，支援單 NUMA 雙插槽架構。此外，它還集成了 PCIe 6.4 和 CXL 3.1 等最新高速介面，並內建了 機密計算（Confidential Computing） 功能，以支援可預測的智慧體工作負載吞吐量和安全的虛擬機器隔離。
輝達強調，Vera CPU 的 Olympus 核心是在 Vera Rubin 平台 的極端協同設計下開發的，該平台涵蓋了 CPU、GPU、網路、儲存、記憶體系統和軟體。這種系統級方法使輝達能夠最佳化整個 AI 工廠的效能，而不僅僅是孤立地最佳化 CPU。隨著智慧體 AI 和強化學習對 CPU 側執行的壓力越來越大，Vera CPU 的設計目標正是加速那些日益決定端到端效能的不規則、分支密集和延遲敏感的軟體路徑。