SemiAnalysis與High Yield聯合釋出的對華為麒麟9030系統級晶片的拆解分析，揭示了中芯國際第三代7奈米級N+3工藝的關鍵技術指標。該分析顯示，中芯國際的N+3工藝在未使用極紫外光刻的情況下，實現了與依賴EUV的台積電N6工藝相當的電晶體密度，但在效能和能效上仍存在顯著差距。

中芯國際N+3工藝的最小金屬間距為32.5奈米，這一數值在名義上優於Intel 18A工藝用於Panther Lake CPU部分高效能單元的約36奈米間距，儘管18A本身可支援約32奈米的金屬間距。分析未披露接觸柵極間距、標準單元高度或鰭片間距等其他關鍵引數，因此無法直接與Intel或台積電的工藝進行完整對比。

在電晶體密度方面，N+3工藝達到了約1.134億個電晶體/平方毫米，超過了台積電N6的1.077億個/平方毫米。台積電N6使用了多個EUV層，因此中芯國際在不依賴EUV的情況下實現更高密度，是一項技術成就。該密度通過DUV多重圖形化實現，包括在最緊密層採用自對準四重圖形化，以及廣泛的設計-技術協同最佳化。SemiAnalysis認為，中芯國際還採用了減少鰭片數量、將接觸點直接置於有源柵極上方以及收緊單元隔離等方法。這些手段提高了電晶體密度，但增加了工藝複雜度、成本、良率風險和設計限制。

然而，電晶體密度並不等同於整體工藝競爭力。儘管佈局緊湊，麒麟9030的效能據報僅與約三年前的旗艦應用處理器相當，在能效上與蘋果、高通、聯發科和三星的現代設計相比存在明顯劣勢。華為最高效能的CPU核心在每時鐘週期指令數上大致相當於Cortex-X2級別，而蘋果更小的能效核心在整數工作負載上效能更強且功耗更低。

因此，將N+3與Intel 18A進行直接比較並不恰當。Intel 18A不僅提供更高的電晶體密度和能效，還採用了全環繞柵極電晶體和背面供電技術，使其既適用於移動SoC也適用於資料中心應用。

SemiAnalysis總結認為，出口限制雖減緩了中國技術進步，但進展仍在持續。中芯國際未來可能通過收緊上下金屬層、縮短標準單元、縮小柵極間距以及最終引入背面供電來繼續提升密度。據SemiAnalysis預測，N+4工藝可能接近台積電N5的密度水平，而採用背面供電的N+5工藝則可能達到Intel 18A的密度水平。不過，僅靠電晶體密度並不一定能帶來效能或能效的實質性提升。