SemiAnalysis与High Yield联合发布的对华为麒麟9030系统级芯片的拆解分析，揭示了中芯国际第三代7纳米级N+3工艺的关键技术指标。该分析显示，中芯国际的N+3工艺在未使用极紫外光刻的情况下，实现了与依赖EUV的台积电N6工艺相当的晶体管密度，但在性能和能效上仍存在显著差距。

中芯国际N+3工艺的最小金属间距为32.5纳米，这一数值在名义上优于Intel 18A工艺用于Panther Lake CPU部分高性能单元的约36纳米间距，尽管18A本身可支持约32纳米的金属间距。分析未披露接触栅极间距、标准单元高度或鳍片间距等其他关键参数，因此无法直接与Intel或台积电的工艺进行完整对比。

在晶体管密度方面，N+3工艺达到了约1.134亿个晶体管/平方毫米，超过了台积电N6的1.077亿个/平方毫米。台积电N6使用了多个EUV层，因此中芯国际在不依赖EUV的情况下实现更高密度，是一项技术成就。该密度通过DUV多重图形化实现，包括在最紧密层采用自对准四重图形化，以及广泛的设计-技术协同优化。SemiAnalysis认为，中芯国际还采用了减少鳍片数量、将接触点直接置于有源栅极上方以及收紧单元隔离等方法。这些手段提高了晶体管密度，但增加了工艺复杂度、成本、良率风险和设计限制。

然而，晶体管密度并不等同于整体工艺竞争力。尽管布局紧凑，麒麟9030的性能据报仅与约三年前的旗舰应用处理器相当，在能效上与苹果、高通、联发科和三星的现代设计相比存在明显劣势。华为最高性能的CPU核心在每时钟周期指令数上大致相当于Cortex-X2级别，而苹果更小的能效核心在整数工作负载上性能更强且功耗更低。

因此，将N+3与Intel 18A进行直接比较并不恰当。Intel 18A不仅提供更高的晶体管密度和能效，还采用了全环绕栅极晶体管和背面供电技术，使其既适用于移动SoC也适用于数据中心应用。

SemiAnalysis总结认为，出口限制虽减缓了中国技术进步，但进展仍在持续。中芯国际未来可能通过收紧上下金属层、缩短标准单元、缩小栅极间距以及最终引入背面供电来继续提升密度。据SemiAnalysis预测，N+4工艺可能接近台积电N5的密度水平，而采用背面供电的N+5工艺则可能达到Intel 18A的密度水平。不过，仅靠晶体管密度并不一定能带来性能或能效的实质性提升。