在AI芯片對算力需求近乎無止境的追逐中，如何將更多、更大的芯片顆粒封裝在一起，已成為半導體產業的關鍵戰場。臺積電近期在歐洲技術論壇上釋放了一個明確信號：儘管業界對面板級封裝寄予厚望，但短期內它並不會取代現有的晶圓級封裝技術CoWoS。

臺積電業務開發與全球銷售資深副總暨副共同營運長張曉強在論壇上指出，晶圓級封裝技術的成熟度和精度，遠非面板級封裝所能比擬。他直言，面板級製程在幾何複雜性上，與晶圓級技術能力根本不在一個量級。CoWoS利用的是原本用於邏輯芯片製造的光刻、蝕刻、沉積等先進設備，而面板級封裝所依賴的工具鏈則落後得多，這不只是臺積電一家的判斷，而是整個半導體產業的現狀。

CoWoS仍有巨大擴展空間

張曉強強調，CoWoS的路線圖還遠未走到盡頭。通過晶圓級工藝，CoWoS可以一路擴展到14倍光罩尺寸，甚至能在一個封裝內整合多達58顆大型光罩尺寸的芯片。這意味著，在現有技術框架下，AI處理器仍有巨大的規模提升空間，無需急於轉向面板級方案。

目前臺積電使用的基板尺寸約為120毫米×150毫米，下一代CoWoS將支持150毫米×250毫米的基板。相比之下，面板級封裝起步就是310毫米×310毫米，未來更可達到515毫米×510毫米甚至750毫米×620毫米，比一整片晶圓還大。單從尺寸上看，面板確實有優勢，但封裝技術比拼的不僅是面積，更是互連密度、良率和成本。

CoPoS是互補路徑，而非替代方案

臺積電正在推進的面板級封裝技術被稱為CoPoS，其首條試產線預計在今年6月完工。但張曉強明確表示，CoPoS更像是CoWoS的補充選項，而非替代者。具體採用哪種封裝，取決於產品配置和客戶需求。有些產品仍會從晶圓級工藝中獲得最佳效益，臺積電的目標是為客戶提供所有可能的選擇，讓他們自行尋找最優解。

從時間線來看，CoPoS從試產到量產通常需要兩到三年，加上新工具鏈的不確定性，業界合理預期是2029至2030年才會出現首批基於CoPoS的產品，更大規模的量產可能要等到2030年代前半段。這其實與CoWoS的發展軌跡類似——CoWoS問世多年後才迎來爆發式採用，CoPoS大概率也會重複這一模式。

產業含義：AI芯片封裝路線之爭遠未結束

這場討論背後，是AI芯片封裝技術路線的深層博弈。當前英偉達、AMD等公司的旗艦AI處理器高度依賴臺積電的CoWoS封裝，而CoWoS產能一度成為AI芯片供應的瓶頸。面板級封裝若能成熟，理論上可以降低單位成本並支持更大規模的芯片整合，但技術門檻和生態切換成本不容小覷。

臺積電此番表態，既是對市場預期的管理，也透露出其在先進封裝領域的戰略佈局——不是二選一，而是多線並進。對AI產業投資者而言，這意味著CoWoS在可見的未來仍是AI芯片封裝的主力，相關設備和材料供應鏈的確定性較高；而面板級封裝則是一個需要長期跟蹤的變量，其進展節奏將影響更長遠的技術格局。

張曉強在論壇上的發言也間接回應了外界的一個常見誤解：面板封裝會很快替代晶圓封裝。他用“晶圓級製程遠比面板先進”這一判斷，為這場技術路線之爭暫時畫下了一個務實的註腳。