在AI芯片对算力需求近乎无止境的追逐中，如何将更多、更大的芯片颗粒封装在一起，已成为半导体产业的关键战场。台积电近期在欧洲技术论坛上释放了一个明确信号：尽管业界对面板级封装寄予厚望，但短期内它并不会取代现有的晶圆级封装技术CoWoS。

台积电业务开发与全球销售资深副总暨副共同营运长张晓强在论坛上指出，晶圆级封装技术的成熟度和精度，远非面板级封装所能比拟。他直言，面板级制程在几何复杂性上，与晶圆级技术能力根本不在一个量级。CoWoS利用的是原本用于逻辑芯片制造的光刻、蚀刻、沉积等先进设备，而面板级封装所依赖的工具链则落后得多，这不只是台积电一家的判断，而是整个半导体产业的现状。

CoWoS仍有巨大扩展空间

张晓强强调，CoWoS的路线图还远未走到尽头。通过晶圆级工艺，CoWoS可以一路扩展到14倍光罩尺寸，甚至能在一个封装内整合多达58颗大型光罩尺寸的芯片。这意味着，在现有技术框架下，AI处理器仍有巨大的规模提升空间，无需急于转向面板级方案。

目前台积电使用的基板尺寸约为120毫米×150毫米，下一代CoWoS将支持150毫米×250毫米的基板。相比之下，面板级封装起步就是310毫米×310毫米，未来更可达到515毫米×510毫米甚至750毫米×620毫米，比一整片晶圆还大。单从尺寸上看，面板确实有优势，但封装技术比拼的不仅是面积，更是互连密度、良率和成本。

CoPoS是互补路径，而非替代方案

台积电正在推进的面板级封装技术被称为CoPoS，其首条试产线预计在今年6月完工。但张晓强明确表示，CoPoS更像是CoWoS的补充选项，而非替代者。具体采用哪种封装，取决于产品配置和客户需求。有些产品仍会从晶圆级工艺中获得最佳效益，台积电的目标是为客户提供所有可能的选择，让他们自行寻找最优解。

从时间线来看，CoPoS从试产到量产通常需要两到三年，加上新工具链的不确定性，业界合理预期是2029至2030年才会出现首批基于CoPoS的产品，更大规模的量产可能要等到2030年代前半段。这其实与CoWoS的发展轨迹类似——CoWoS问世多年后才迎来爆发式采用，CoPoS大概率也会重复这一模式。

产业含义：AI芯片封装路线之争远未结束

这场讨论背后，是AI芯片封装技术路线的深层博弈。当前英伟达、AMD等公司的旗舰AI处理器高度依赖台积电的CoWoS封装，而CoWoS产能一度成为AI芯片供应的瓶颈。面板级封装若能成熟，理论上可以降低单位成本并支持更大规模的芯片整合，但技术门槛和生态切换成本不容小觑。

台积电此番表态，既是对市场预期的管理，也透露出其在先进封装领域的战略布局——不是二选一，而是多线并进。对AI产业投资者而言，这意味着CoWoS在可见的未来仍是AI芯片封装的主力，相关设备和材料供应链的确定性较高；而面板级封装则是一个需要长期跟踪的变量，其进展节奏将影响更长远的技术格局。

张晓强在论坛上的发言也间接回应了外界的一个常见误解：面板封装会很快替代晶圆封装。他用“晶圆级制程远比面板先进”这一判断，为这场技术路线之争暂时画下了一个务实的注脚。