SK海力士聯合閃迪，通過開放計算專案（OCP）釋出了《High Bandwidth Flash（HBF）High-Level Base Die Specification, Version 0.7.0》，將高頻寬記憶體（HBM）的思路遷移到NAND快閃記憶體上，旨在把大容量快閃記憶體放到GPU等各類xPU旁，以緩解AI推理中的記憶體牆問題。這份約130頁的規範首次明確了HBF的系統定位、效能目標與工程代價，谷歌和Tenstorrent在致謝中被列為規範的反饋與建議提供方。
HBF的構想源於HBM的成功經驗：通過堆疊和共封裝，將儲存介質移近計算單元，減少資料搬運開銷。但HBF與HBM角色不同——HBM以DRAM提供低延遲、高讀寫頻寬的工作記憶體，而HBF利用容量更大的NAND，在保持較高聚合讀取頻寬的同時，承接原本存放在SSD或網路儲存中的大規模、以讀取為主的資料，如模型權重。OCP規範將HBF正式定義為“非一致性的、以記憶體為中心的快閃記憶體裝置”，緊鄰GPU、TPU或其他xPU，目的是通過附加TB級額外記憶體容量來增強HBM。因此，HBF既不是取代HBM，也不是簡單擴容，而是在高頻寬記憶體與傳統儲存之間增加了一個新的記憶體層級。
一個HBF裝置由Base Die、NAND Core Die堆疊以及連線兩者的TSV通道構成。Base Die並非無源互連層，它管理UCIe協議、控制主機介面與NAND die之間的資料移動，並處理ECC、錯誤報告、傳輸排程等任務。xPU通過UCIe 3.0介面與HBF連線，採用AXI作為通訊協議。規範規定，一個HBF堆疊最多支援16個主機通道，每個通道使用獨立的UCIe鏈路並擁有獨立的本地地址空間，通道之間不能互相訪問資料。這種通道化架構意味著HBF並非一個統一的快閃記憶體池，效能取決於主機如何在多個獨立資源間分佈資料和請求。
HBF的頻寬目標最高約3TB/s，但這並非單顆NAND的效能，而是通過16條主機通道、多Die、多Bank和多陣列並行匯聚而成。規範定義了三個效能等級，參考配置採用16顆NAND Die、每通道16個Bank和4KiB NAND頁，總容量為512GiB（約合550GB），並允許更高容量堆疊。即使聚合讀取頻寬進入HBM量級，HBF在延遲、寫入能力、訪問粒度和耐久性上仍與HBM有顯著差異。
HBF最自然的工作負載是模型權重，因其在推理期間基本保持不變，適合讀取最佳化、高容量的NAND層級。但規範將應用範圍延伸至KV Cache、多模型、MoE和Agent工作負載。對於多個模型，規範提供了兩種佈局：將每個模型交錯在所有通道上以利用完整頻寬，或將不同模型分配到專用通道組以避免爭用。KV Cache是更重要的擴充套件——它在推理過程中持續增長並不斷讀寫，規範期望主機理解工作負載結構並安排資料佈局，使HBF成為推理執行時生成資料的儲存目標。
NAND介質的物理約束並未因HBF而消除。快閃記憶體以塊和頁為單位組織，規範使用4KiB頁並支援4KiB對齊的突發寫入，小於4KiB的寫入先在Base Die中快取。NAND不支援隨機覆蓋寫入，重寫必須整塊擦除後按順序重寫。這些規則對靜態權重相對友好，但對KV Cache這類頻繁小粒度寫入的資料則構成挑戰。規範建議以通道粒度分割槽，將模型權重與KV Cache分開儲存，以避免降低耐久性和容量利用率。
HBF的管理職責介於HBM和傳統SSD之間。Base Die保留裝置側控制能力，但資料佈局、部分磨損管理和異常恢復需要主機軟體參與。主機必須瞭解工作負載特點，估算權重和KV Cache的容量需求，並決定資料如何對映到各通道。這種協同要求硬體、韌體、執行時軟體與工作負載的資料佈局緊密配合，正是HBF最核心的取捨：它把大容量NAND移到更靠近計算的位置，同時也將NAND管理複雜性轉移到了Base Die和加速器的軟體棧上。