在 8 月 24 日的 Hot Chips 2026 会议上，AMD 登台详细介绍了其下一代 Instinct MI400 系列 GPU 架构，重点展示了 MI455X 芯片的设计细节，以及它将如何驱动公司此前宣传的 Helios 机架级系统。这是 AMD 在 AI 加速器市场与英伟达竞争的关键一步，其软件栈 ROCm 的改进也备受关注。
AMD 在开场演讲中提出，AI 工作负载正从单一模型训练扩展到前沿训练、企业微调和持续推理的混合模式。他们展示的规模曲线显示，从 2017 年约 6500 万参数的 Transformer，到 2023 年约万亿参数的 GPT-4 级模型，再到 AMD 预计今年将出现的超过 10 万亿参数的智能体与推理模型，基础设施必须跟上模型规模的增长速度。
围绕 Helios 机架，AMD 给出了几个关键数字：一个机架包含 72 个 GPU，提供 2.9 exaflops 算力、31 TB 的 HBM4 内存和 1.7 PB/s 的 HBM4 带宽，同时具备 260 TB/s 的 scale-up 和 43 TB/s 的 scale-out 带宽。此前 AMD 已展示过双宽 Helios 机架，这次则填补了其背后硅片的细节。
Helios 的基本构建块是一个计算托盘，集成了计算、主机 CPU、内存和网络。每个托盘包含四个 AMD Instinct MI455X 加速器，由单插槽 AMD EPYC 9006 SP7 服务器 CPU 通过 Infinity Fabric 连接，每个 GPU 通过 UALoE 链接提供 1.8 TB/s 的 scale-up 流量，并配备最多三个 AMD Pensando Vulcano 800 AI 网卡用于 scale-out。
MI455X 采用增强的模块化芯粒设计，由 8 个 N2 工艺的计算芯粒 组成，周围是 N3P 工艺的 fabric、缓存和 I/O 芯粒，并使用 CoWoS-L 封装。整个封装集成了 12 个 HBM4 堆栈，总容量 432GB，带宽 23.3 TB/s，同时支持 PCIe Gen 6 和 72 条 UALoE 通道，提供 3.6 TB/s 的带宽。这种封装方式让每种芯粒都能选择最适合的工艺节点，计算芯粒采用 N2 并配合 3D 混合键合，以提升每瓦性能密度。
与上一代 MI355X 相比，MI455X 在缓存和内存上大幅升级。AMD 将每 SIMD 向量寄存器和每 WGP 本地数据共享翻倍，并引入 4 MB L2 广播仲裁器，可将带宽放大至 4 倍。主内存从 288GB HBM3E 增至 432GB HBM4，容量提升 1.5 倍，总 HBM 带宽约为上一代的 2.9 倍。
计算性能方面，MI455X 的峰值 MXFP4 算力达到 40.26 petaflops，是 MI355X 的 4 倍；MXFP6 和 MXFP8 均为 20.13 petaflops。向量 FP16 和矩阵/向量 FP32 均达到 315 TF，是上一代的 2 倍，基于 256 WGP 架构。此外，原生 Wave32 执行和新的超越函数引擎旨在降低调度延迟并加速注意力计算。
AMD 还介绍了其采用的 MX 数据格式，从 float64 到 MXFP 系列，共享缩放块可跨越 16 或 32 个元素，并为 MXFP4 引入了新的分数缩放。4 位张量 LUT 指令允许数据以 4 位存储，并转换为 4、6 或 8 位计算格式，以提高效率。
在效率优化上，AMD 强调减少数据移动。Tensor Data Mover 可异步将数据复制到本地 LDS，无需经过寄存器；工作组集群和 L2 多播减少了 GEMM 和 Flash Attention 等操作的冗余流量；重新设计的命令处理器降低了调度延迟。AMD 还将数据移动转移到专用 DMA 引擎，使传输与 AI 内核并行运行，并利用拓扑感知的 HBM DMA 自动将流量亲和到 UALoE 链接，从而在 72-GPU 结构上均匀分布负载。
软件方面，AMD 正努力缩小 ROCm 与 CUDA 的差距，但具体细节在演讲中未完全展开。整体来看，MI400 系列是 AMD 在 AI 算力竞赛中的一次重要布局，其 Helios 机架规格直接对标大规模集群需求，而 MI455X 的规格提升也显示了 AMD 在硬件设计上的进取心。