三星电子与SK海力士正在重新调整混合键合技术在高带宽存储器（HBM）领域的导入时间表，这一原本被视作下一代封装关键的技术，其全面商用节点已明确后移。据韩国科技媒体ZDNet Korea周一援引业内观察人士报道，两家公司最初计划最早在HBM4（第六代HBM）上采用混合键合，但最终仍沿用了传统的热压键合（TC键合）方案。目前业界普遍预测，混合键合的导入将推迟至16层HBM4E（第七代HBM），部分人士甚至认为实际时间点可能进一步延后。

这一技术路线的变化，核心驱动力来自两个层面。首先是HBM厚度标准正在逐步放宽。混合键合的一大优势在于无需凸点结构，可直接连接各层DRAM的铜线，从而更易压缩整体厚度并改善散热与电源效率。然而，随着堆叠层数从8层、12层向12层、16层攀升，HBM标准厚度在HBM3E时为720微米，到HBM4已上调至775微米。据悉，国际半导体标准化机构JEDEC目前正讨论将HBM5等20层堆叠产品的厚度上限从900微米进一步放宽至约1000微米。厚度约束一旦松动，DRAM层间间距无需压缩至极限，TC键合所承受的技术压力也随之减轻，混合键合在厚度压缩上的紧迫性自然下降。

其次，散热性能的改善曾是混合键合的另一大卖点，但三星电子与SK海力士已分别开发出不依赖该技术的替代方案。两家公司的思路均为在HBM核心芯片旁额外集成独立散热器件——三星电子将其命名为热路径模块（HPB），SK海力士则称之为iHBM（ICE HBM），目前均在针对HBM5测试相关应用。封装行业人士表示，在核心芯片旁配置散热器件在技术上难度不大，商业化应不存在障碍，从存储器公司角度来看，这是一个更稳定的选择。

与此同时，下游核心客户的需求节奏也在发生变化。一位内存行业人士透露，目前客户与内存制造商之间关于16层HBM的讨论并不活跃，即便在HBM4E中，12层产品也很有可能继续占据主导地位。英伟达等核心客户对高堆叠HBM的需求时间表出现后移，进一步降低了短期内导入混合键合的迫切性。

这一技术推迟对HBM供应链及封装设备厂商构成直接影响。混合键合导入的延后意味着现有TC键合工艺的生命周期得以延长，相关设备与材料供应商的现有产线价值将获得支撑；而围绕混合键合设备与材料的资本开支节奏则将随之放缓，相关厂商需要重新评估研发投入与产能规划的回报周期。

不过，混合键合技术并未被放弃，其长期驱动力依然存在。HBM4已将I/O数量从HBM3E的1024个翻倍至2048个，内部间距大幅收窄。TC键合在凸点熔化时会发生横向扩散，被业界认为难以支撑更高密度的I/O实现。封装行业人士指出，中长期来看，业界正在讨论从HBM5E开始将I/O数量再度翻倍至4096个，届时I/O间距极为紧密，混合键合将成为必要选项。这意味着该技术的真正商用窗口，或将随HBM代际演进中I/O密度的临界突破而重新打开。

对于AI产业而言，HBM作为GPU等AI芯片的关键存储组件，其封装技术路线直接影响存储带宽、功耗与芯片体积的演进节奏。混合键合导入的推迟，短期内缓解了供应链的技术切换压力，但也意味着存储性能的阶跃式提升将相应延后，这可能在更长的时间维度上影响AI算力系统的整体效能提升曲线。