IBM 研究院近日正式公開了一項名為 Nanostack 的下一代晶體管架構，旨在為 2030 年代 的芯片製造提供技術基礎。該設計的核心目標是推動製程進入 亞 1 納米 時代，並特別瞄準 7 埃（7Å） 節點。與當前主流技術路徑不同，Nanostack 的關鍵思路在於利用 晶圓堆疊 在垂直方向上構建邏輯電路，通過“向上生長”而非單純橫向微縮來延續芯片集成度的提升。

當前，臺積電、英特爾 和 三星 三大晶圓廠正處於從 FinFET 晶體管向 GAAFET（全環繞柵極） 晶體管過渡的階段。GAAFET 通過將柵極完全包裹住導電溝道，解決了 FinFET 在更小尺寸下難以遏制的電子洩漏問題。然而，業界研究機構 IMEC 的路線圖顯示，GAAFET 的可擴展性同樣存在邊界，預計其作為前沿節點的生命週期僅能延續至 2030 年代初期到中期，大約還能支撐五到七年。隨著納米片（nanosheet）進一步變薄變短，洩漏控制將再次成為瓶頸。

正是在這一背景下，IBM 的 Nanostack 被定位為 GAAFET 之後的接替者。該架構通過將完整邏輯電路的不同部分分層堆疊，不僅有望實現更小尺寸電路的可靠製造，還具備通過增加堆疊層數來進一步提升晶體管密度的潛力。IBM 認為，這項技術足以成為未來 至少十年 晶圓廠節點技術的基石。

從產業視角看，這一技術路線若能在 2030 年代順利進入大規模量產，將對 AI 芯片 領域產生深遠影響。當前 AI 訓練與推理對算力的需求呈指數級增長，而芯片性能的提升高度依賴製程微縮帶來的晶體管密度與能效改善。如果傳統平面微縮在 GAAFET 之後陷入停滯，AI 算力成本的下降曲線將面臨挑戰。Nanostack 所代表的垂直堆疊思路，實際上是開闢了一條繞過物理極限的新路徑，使得芯片在單位面積內繼續容納更多計算單元成為可能。

值得注意的是，IBM 在先進製程研發上長期扮演著技術孵化器的角色，其此前的 FinFET 和 納米片（nanosheet） 技術均授權給了三星等製造商用於商業化生產。因此，儘管 IBM 自身並不直接參與大規模芯片製造，但其研究成果往往能通過技術轉讓影響整個半導體代工生態。若 Nanostack 最終走向成熟，很可能同樣會通過授權模式進入 臺積電、英特爾 或 三星 的生產線，從而間接塑造 AI 基礎設施層的長期供給格局。

當然，從實驗室原型到可量產的工藝節點，中間仍需跨越材料、設備、良率與成本等多重障礙。IMEC 的路線圖也顯示，在 GAAFET 之後業界還在探索 CFET（互補場效應晶體管） 等其他架構，未來十年先進製程的演進路徑仍存在多種技術競爭。但 IBM 此次公開 Nanostack，至少向市場傳遞了一個明確信號：在摩爾定律顯著放緩的當下，業界並未放棄對晶體管微縮的追求，而是正在通過架構創新尋找新的突破口。