韓國研究團隊在半導體先進封裝領域取得一項重要進展，可能為人工智慧（AI）晶片的儲存瓶頸帶來新的解決思路。

來自韓國工業技術研究所和浦項科技大學的科學家聯合開發出一種全新的晶片堆疊工藝，能夠穩定地將超過10片超薄半導體晶片垂直堆疊在一起。根據已公佈的資訊，該工藝實現的整合密度達到了當前商用高頻寬儲存器（HBM）的約4倍。

在AI大模型訓練和推理需求爆發的背景下，儲存頻寬與容量日益成為制約算力釋放的關鍵環節。HBM作為當前高效能運算的主流高頻寬儲存方案，通過矽通孔（TSV）技術將多層DRAM晶片堆疊在一起，以縮短資料傳輸距離、提升頻寬。然而，進一步提升堆疊層數面臨散熱、訊號完整性以及機械穩定性等多重挑戰。

此次韓方團隊公佈的工藝，其核心突破在於實現了對10餘片超薄晶片的穩定堆疊。儘管公開摘要未披露具體技術路線（如是否採用混合鍵合、新型介電材料或改進的TSV方案），但“穩定堆疊”這一表述暗示團隊可能在晶片減薄、對準精度或層間結合力等關鍵工程環節上取得了進展。

整合密度提升至商用HBM的4倍，意味著在相同的封裝尺寸內可以容納更大容量或更高頻寬的儲存單元。這對於需要海量資料吞吐的AI訓練晶片和推理加速器而言，具有直接的吸引力。如果該工藝未來能夠通過可靠性驗證並走向量產，可能會影響下一代HBM以及更廣泛的3D IC封裝技術競爭格局。

該研究成果已發表於新一期《工程成果》雜誌。目前，這項技術仍處於實驗室階段，從論文發表到形成可量產的工業標準，通常還需要經歷良率提升、成本最佳化以及與現有製造流程的相容性驗證等漫長過程。市場將密切關注該工藝後續的產業化進展，以及它是否會成為三星電子、SK海力士等韓國儲存巨頭未來產品路線圖中的技術儲備。